基于AD9430的高速数据采集系统设计与实现

《基于AD9430的高速数据采集系统设计与实现》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、基于AD9430的高速数据采集系统设计与实现文章编号：1000。8829(2004)SO．0305—03DesignandRealizationofHighSpeedDataAcquisitio]lSystemBasedonAD9430(装备指挥技术学院测量控制系测控中一Ii,，北京101416)吴涛，袁嗣杰，侯孝民摘要：介绍了AnalogDevices公司研制的高速A／D转换器AD9430的功能，详细说明了使用高速FPGA来控制AD9430构成高速(140MSPS)、高精度(12bit)数据采集系统的设计方法，并给出了具体实现的系统框图和测试结果。关键词：高速A／

2、D转换：数据采集；FPGA；AD9430中图分类号：TP274文献标识码：AAbstract：TheperformanceaboutthehighspeedA／Dconverter——AD9430developedbyAnalogDevicesIncisintroduced，thedesigntechniqueofthehighspeed(140MSPS)，highprecision(12bit)dataacquisitionsystemusingAD9430controledbyhighspeedFPGAdeviceareexpounded，andthepract

3、icableschematiccircuitdiagramandthetestresultsofthesystemaregiven．Keywords：highspeedA／Dconversion；dataacquisition；FPGA；AD9430数据采集技术是现代信号处理的基础，广泛应用于雷达、通信、遥测遥感等领域。随着信息科学技术的飞速发展，人们面临的信号处理任务愈来愈繁重，对数据采集系统的采集精度，数据采集速率和数据采集系统的存储容量等都提出了越来越高的要求。通用的数据采集系统，通常由硬件和软件两部分组成。硬件部分主要完成数据的采集和存储等功能，而软件部分则

4、完成对硬件的控制和对采集数据进行处理等功能。结合实际任务的要求，本文提出了一种基于高速A／D转换器AD9430的高速数据采集系统，主要用于采集雷达回波。在这个系统中，选用高速逻辑器件控制A／D转换和FIFO存储，同时通过FPDP(frontpaneldataport)总线将采集的数据发送出去。由于系统中的信号采集与数据传输独立于微机的CPu，从而大大地提高了数据采集与传输的速度。1AD9430的主要特性1．1主要特点AD9430是AnalogDevices公司推出的一款12bit高速、低功耗A／D转换器。它采用3．3V单一电源供电，其最高转换速率能够达到210MS／

5、s，而且在较宽的频带范围内仍然具有较好的动态特性。AD9430片内自带的采样保持器、参考电压源和数据时钟输出信号则为系统设计提供了更加简捷的解决方案。AD9430有两种数据输出接口模式，即双端口3．3VCMOS输出和LVDS输出。在CMOS输出模式下，每个端口的数据通过率为105MS／s，而且具有交替数据输出和并行数据输出两种方式；在LVDS输出模式下，数据通过率为210MS／s。输出数据编码格式有二进制补码和偏移二进制码两种格式可供选择。1．2AD9430的工作时序AD9430正常工作后，每个时钟周期进行一次A／D转换，在时钟信号的上升沿对输入模拟信号进行采样，通

6、过内部缓冲、采样保持器和编码之后，转换结果被锁存到输出寄存器，而且AD9430的输出数据存在固定的流水延迟。其具体工作时序图如图1所示。图1AD9430的工作时序图(CMOS模式)上图为AD9430在CMOS模式下的工作时序图。由图可见，当数据同步信号DS+的下降沿出现在下一时钟信号上升沿之前且满足其建立保持时间时，第Ⅳ个采样点经过A／D变换之后的数字信号将出现在14个时钟周期之后，并以交替输出的方式从端口A输出；接下来的一个采样点Ⅳ+1则在当前时钟信号的14个周期之后从端口B输出。在并行数据输出方式下，第Ⅳ个采样点的数据将在15个时钟周期之后从A端口输出，且其输出

7、时刻与第^r+1个采样点的数据在当前时钟信号的14个周期之后从B端口输出的时刻相同。2采集系统的构成及工作原理系统的结构框图如图2所示。《测控技术》2004年第23卷增刊图2系统结构框图图2是由AD9430构成的数据采集系统结构框图。图中，所有系统时序和控制逻辑统一由FPGA产生，同时FPGA还完成采集数据的打包，形成一定的数据帧格式。另外，和微机的接口通过ISA总线相连，FPDP接口则用于高速数据的硬盘存储。系统上电后AD9430一直工作，当系统检测到同步脉冲后开始启动内部延迟计数，采样点数和延迟时间可以通过上位机程序设定。当延迟计数减至零后开始存储采集数据，