基于DSP+FPGA架构视频处理系统设计及其实现

基于DSP+FPGA架构视频处理系统设计及其实现

ID:36792270

大小:2.62 MB

页数:68页

时间:2019-05-15

基于DSP+FPGA架构视频处理系统设计及其实现_第1页
基于DSP+FPGA架构视频处理系统设计及其实现_第2页
基于DSP+FPGA架构视频处理系统设计及其实现_第3页
基于DSP+FPGA架构视频处理系统设计及其实现_第4页
基于DSP+FPGA架构视频处理系统设计及其实现_第5页
资源描述:

《基于DSP+FPGA架构视频处理系统设计及其实现》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、摘要摘要数字视频和图像信号技术的研究,已历经半个世纪,在理论和工程上都取得了很多成果。视频信号的研究和处理是当前信号处理的研究重点,本论文介绍了以TI高性能DSP(1MS320C“16)为核心处理器的视频实时图像处理系统的设计原理与组成,并基于DSP+FPGA架构实现了该视频处理系统。系统中DSP承担核心的视频图像处理任务,而FPGA则作为视频采集单元,预处理单元以及视频显示单元。DSP与FPGA的无缝接口带来了480MB/s的高数据吞吐量,合理利用了系统的带宽资源。DSP与FPGA之间加上总线开关,使系统在总线隔离状态下成为

2、双核系统。双核系统的成功运作为系统完成更复杂的算法奠定了基础。系统DSP部分巧妙利用EDMA传输链机制,在无需CPu干预的情况下,完成了视频数据从FPGA到L2的缓冲加载;在合理支配L2资源的基础上,实现了目标识别的快速搜索程序;并最终完成了处理程序的Flash烧写,实现了代码从Fl豁h到L2的Z.YXbootloader。系统FPGA部分的SDRAM控制器出色完成了FPGAI内存的管理;编解码控制器用于编解码芯片的配置;视频预处理模块实现帧差算法用于自动获取目标模板;PS/2控制器实现了鼠标的驱动;FIFO控制器合理解决了模

3、块间时钟带宽的不匹配问题,实现视频数据的多路缓存;OSD视频叠加模块提供了人机交互,完成了处理结果的最终显示。系统从视频采集、处理到视频显示的整个过程分别由DSP与FPGA来协同承担,充分考虑了它们各自优缺点,使系统在满足实时性的同时,结构灵活,有较强的通用性,系统功能便于改进和扩展。系统从最初的构思就着眼于工业级以上应用,并最终以性价比非常高的芯片组整合成一套工业级的解决方案。关键词:视频处理;DSP+FP6A架构;双核系统;EDMA传输链;内存管理基于DSP+FPGA架构视频处理系统设计及其实现AbstractZhangQ

4、i(controltheoryandcontrolen#neering)DirectedbyProf.CaoJianzhongTher@sc鲫chofDigitalvideoandDigitalimagehavegonethrouthhalfacentury,andhaveobtainedlotsofprogressintheoryandengineering.Nowadays,theresearchandprocessofvideosignalistheemphaseofsignalprocessing.Thispaperi

5、ntroducesadesignandconstructionofvideorealtimeimageprocessingsystemwhichisbasedonTI'shighperformanceDSPTMS320C6416.AndthesystemisimplementedbasedontheDSP&FPGAco-processing.TheDSPisthevideoprocessingcoreunit;Andthevideocaptureunit,thevideopre-processingunit,thevideod

6、isplayunitareimplementedintheFPGA.硪ghdatathroughputisachievedbyutilizingagluelcssinterfacebetweenDSPandFPGA,whichisbeyond480MB/s.AbusswitchseparatesDSPfromFPGA.Whenthebusswitchisoff,thesystembiN∞me$asystemwithDual-Cor@processors.Thesystemcallnmamorecomplexalgorithmf

7、ortheprocessingcapabilityofDual-Coreprocessors.ByusingtheEDMAchannellinkingmechanismofDSP,thissystemcantransportvideodatafromtheFPGAunittoL2cacheofDSPwithoutCPUinterference,thushnprovingtheperformanceanddiminishingthesystemburden.Afasttargetrecognitionalgorithmisach

8、ievedintheDSPunit.ThentheimageprocessingprogramisburnedintoFlash,andasecond-levelbootloaderisdeveloped,whichwillautomaticallycopytheuser’8

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。