基于FPGA的新的DDS＋PLL时钟发生器

《基于FPGA的新的DDS＋PLL时钟发生器》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、维普资讯http://www.cqvip.com基于FPGA的新的DDS+PLL时钟发生矗西安电子科技大学微电子所王雅君吴玉广黎文福摘要：针对直接数字频率合成(DDS)和集成锁相环(PLL)技术的特性，提出了一种新的DDS激励PLL系统频率合成时钟发生器方案。且DDS避免正弦查找表，即避免使用R0M，采用滤波的方法得到正弦波。关键字：DDS；PLL；正弦波查找表；ROM；相位控制字；频率控制字1．引言频率不能太高，输出信号的频率上限基本上是在HF或VHF频段上，比PLL合成技术以及直接模拟合高性能合成频率广泛应用在现代通信、雷达和成技术得到的信号频率低；二是输出频率杂散分量较大，频谱纯度

2、不如PLL。从基本原理而言，PLL电子测量等技术领域中。频率合成方法主要有3种：(1)直接合成法，它利用混频器、倍频器、分频器是模拟的闭环系统，而DDS是全数字的开环系统，二者是两种不同的频率合成技术，采用将二者结合和带通滤波器完成对频率的算术运算。(2)应用锁相环PLL(PhaseLockedLoop)的频构成DDS+PLL组合系统来互相补充，可以达到单一技术难以达到的应用效果。率合成，虽然具有工作频率高、宽带、频谱质量好的优点，但频率分辨率和转换速率都不够高。(3)最新的频率合成方法是直接数字频率合成2．传统的DD$框图DDS(DirectDigitalSynthesis)，是从相位

3、概念出发直接合成所需波形的一种新的频率合成技术。它在相传统的DDS框图如图1所示。对带宽、频率转换时间、相位连续性、正交输出、高分辨率以及集成化等一系列性能指标方面已远远超过了传统频率合成技术。当累加器的N很大时，最低输出频率可达Hz、mHz甚至Hz级。也就是说：DDS的最低合成频率接近于零频。图1传统的DD$框图如果为50MHz，那么当N为48位时，其分辨率可达179nHz。转换时间最快可达lOns的该DDS系统的核心是相位累加器，它由一个加量级，这都是传统频率合成所不能比拟的。法器和一个相位寄存器组成，每来一个时钟，相位寄DDS的两个明显不足限制了其进一步的应用：存器以步长增加，相位

4、寄存器的输出与相位控制字一是因受限于器件可用的最高时钟频率，致使合成相加，然后输人到正弦查找表地址上，正弦查找表包httr-t．，，．^^^^，，’；，’ma^，、^维普资讯http://www.cqvip.comL设计含一个周期正弦波的数字幅度信息，每个地址对应DDS和PLL这两种频率合成方式不同，前者是正弦波中0～360。范围的一个相应点。查找表把输全数字的开环系统，而PLL是一种模拟闭环系统，入的地址相位信息映射成正弦波幅度的数字信息，各有各的特点，不能相互替代，但可以相互补充。所驱动DAC，输出模拟量。以在实际应用中往往是采用DDS／PLL混合方式(图设相位累加器的位宽为2，si

5、n标的大小为2，3)。该方法将DDS输的中频信号作为PLL倍频累加器的高P位用于寻址sin表，时钟(clock)的频器的参考频率，利用PIL将信号变换到所需的频率为，若累加器的步长为频率控制亨M，则产生的率。这种方式既保留_rDDS的频率分辨率高和频率信号频率为：切换速度快的特性，又弥补了DDS输出频率较低=M。fj2、的不足，同时PLL环路的带通滤波可以对DDS的带频率分辨率为：f,／2、外杂散有抑制作用。该方案的优点是电路结构简单、成本低、易于控制、易于集成，从而得到广泛的应用。3．PLL工作原理框图之所以说是新的DDS+PLL系统，是南于传统的DDS中正弦查找表一般南ROM存储，而

6、本oinv。文所提到的DDS南于没有正弦查找表而不需额外的ROM，因此更节省硬件，控制也更图2PLL工作原理框图锁相环(PLL)的工作原理框图如图2所示。首先鉴相器把输出信号Oout和参考信号Oin的相位进行比较，产生对应于两信号相位差大小的误差电压Vpd，Vpd经过环路滤波器的过滤得到控制电压Vcont，Vcont调整VCO的频率向参考频率靠拢，直至最后两者频率相等而相位同步实现锁定。应用锁相环PLL(PhaseLockedLoop)的频率合成，虽然具有工作频率高、宽带、频谱质量好的优点，但与DDS相比，也有一些不足：输出分辨率小，输出频率变换时间小，调频范围也不如DDS大，相位噪声是

7、DDS优于PLL的最大优势，另外，南于DDS可以完全用数字实现，所以PLL在体积、集成度、功耗及设计方便程度等方面均不如DDS。4．DDS+PLL的分析可知此信号的相位也是可以锁定的。图3DDS／PLL混合方法基本框图维普资讯http://www.cqvip.com巾国集成电路设计ChinaIntegratedCircuit部分很容易用Verilog或VHDL实现，就可以很方便地下载到FPGA芯片中测试，所以得到广泛的应用。圈参考文