常用组合逻辑模块(三)

《常用组合逻辑模块(三)》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、1§4组合逻辑电路（三）1、数据选择器2、VHDL语言介绍3、组合逻辑电路VHDL描述4、组合逻辑电路中的竞争与冒险2数据选择器根据需要从多个输入中选择一个送到输出端的逻辑电路称为数据选择器，又称多路器。3数据选择器4选1数据选择器的输出函数的逻辑表达式为：实现2n选1的数据选择器的逻辑表达式为：4数据选择器G为选通输入端。5数据选择器数据选择器的主要用途是根据需要由选择信号控制从多个数据输入中选择一个输出。数据选择器又称为多路复用器（multiplexer），简称MUX。MUX也是大规模可编程逻辑器件的基本单元之一。6数据选择器1、实现多通道数据传送例：用

2、八选一和四选一MUX实现32选1多路器。常用MSI数据选择器的应用真值表00000111000011110001011100011111A4A3A2A1A0FD0D7D8D15D16D23D24D317数据选择器32选1多路器逻辑电路连接图D0D7A2A1A0GFD0D7A2A1A0GFD0D7A2A1A0GFD0D7A2A1A0GFA1A2A0GD0D1D2D3A1A0GFA4A3FD0D7D8D15D16D23D24D3174151⑴74151(2)74151(3)74151(4)741538数据选择器2、实现组合逻辑函数

3、多路器输出表达式：F=miDii=02n-1确定Di方法：代数法、卡诺图法、真值表法逻辑函数标准型：F=miaii=02n-19数据选择器例：用四选一多路器实现函数F(A,B,C)=m(2,3,5,6)代数法：解：选择AB作为选择控制变量F(A,B,C)=ABC+ABC+ABC+ABC=AB(1)+AB(C)+AB(C)D1=1D0=0D2=CD3=CD0D1D2D3A1A0GF74153F(A,B,C)AB“1”C“0”10数据选择器卡诺图法：选择AB作为控制变量BC00A0111100111110BA101D0D1D2D30BA1011CCD1=1

4、D0=0D2=CD3=CF(A,B,C)=m(2,3,5,6)11数据选择器真值表法：ABCF00000010010101111000101111011110ABFD0D1D2D3=0=1=C=C12数据选择器例：用八选一多路器实现逻辑函数F(A,B,C)=m(1,2,4,7)=m1D1+m2D2+m4D4+m7D7D0=D3=D5=D6=0D1=D2=D4=D7=1F=miDii=02n-1D0D1D2D3D4D5D6D7A2A1A0GF74151F(A,B,C)ABC“1”13总结：用数据选择器实现逻辑函数的步骤：①选择MSIMUX芯片型号(若未指

5、定)；②选择控制变量；③对应控制变量作K图，并在K图中标注出Di；④若Di是多变量函数，可再用一级MUX实现Di；⑤写出Di的函数表达式。数据选择器14VHDL介绍VHDL:VeryHighSpeedIntegratedCircuitHardwareDescriptionLanguage，即超高速集成电路硬件描述语言。VHDL作为IEEE标准的硬件描述语言和EDA的重要组成部分，经过几十年的发展、应用和完善，以其强大的系统描述能力、规范的程序设计结构、灵活的语言表达风格和多层次的仿真测试手段，在电子设计领域受到了普遍的认同和广泛的接受，成为现代EDA领域的首

6、选硬件设计语言。专家认为，在新世纪中，VHDL与Verilog语言将承担起几乎全部的数字系统设计任务。VHDL的优点用于设计复杂的、多层次的设计。支持设计库和设计的重复使用与硬件独立，一个设计可用于不同的硬件结构，而且设计时不必了解过多的硬件细节。有丰富的软件支持VHDL的综合和仿真，从而能在设计阶段就能发现设计中的Bug，缩短设计时间，降低成本。VHDL有良好的可读性，容易理解。VHDL介绍VHDL与计算机语言的区别运行的基础计算机语言是在CPU＋RAM构建的平台上运行VHDL设计的结果是由具体的逻辑、触发器组成的数字电路执行方式计算机语言多是以串行的方式

7、执行VHDL在总体上是以并行方式工作验证方式计算机语言主要关注于变量值的变化VHDL要实现严格的时序逻辑关系VHDL介绍17VHDL介绍结构体（ARCHITECTURE）进程或其它并行结构实体（ENTITY）配置（CONFIGURATION）库、程序包设计实体库（LIBRARY）——存放预先设计好的程序包和数据的集合体。程序包（PACKAGE）——将已定义的数据类型、元件调用说明及子程序收集在一起，供VHDL设计实体共享和调用，若干个包则形成库。1、库、程序包VHDL介绍库以VHDL源文件的形式存在，主要有IEEE库、STD库、WORK库、ASIC库和用户自

8、定义库五种。IEEE库包括：STD_LOGIC_11