《外延及CVD工艺》PPT课件

《《外延及CVD工艺》PPT课件》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第二章外延及CVD工艺§1外延工艺一.外延工艺概述定义:外延(epitaxy)是在单晶衬底上生长一层单晶膜的技术。新生单晶层按衬底晶相延伸生长，并称此为外延层。长了外延层的衬底称为外延片。2021/8/181CVD:ChemicalVaporDeposition晶体结构良好掺入的杂质浓度易控制可形成接近突变p—n结外延分类:气相外延(VPE)－－常用液相外延(LPE)－－ⅢⅤ.固相外延(SPE)－－熔融在结晶.分子束外延(MBE)－－超薄化学气相淀积(CVD)----低温,非晶2021/8/182材料异同同质结Si-Si异质结GaAs--AlxGa(1-x)As温度：高温1000℃以上低温10

2、00℃以下CVD（低温）2021/8/183二.硅气相外延工艺1.外延原理氢还原反应硅烷热分解2021/8/1842.生长速率影响外延生长速率的主要因素：反应剂浓度2021/8/185温度：B区高温区（常选用），A区低温区2021/8/186气体流速:气体流速大生长加快2021/8/187生长速率还与反应腔横截面形状和衬底取向有关矩形腔的均匀性较圆形腔好。晶面间的共价键数目越多，生长速率越慢。等气压线2021/8/1883.系统与工艺流程系统示意图2021/8/189工艺流程.基座的HCl腐蚀去硅程序(去除前次外延后基座上的硅)N2预冲洗260L/min4minH2预冲洗260L/min5mi

3、n升温1850ºC5min升温21170ºC5minHCl排空1.3L/min1min2021/8/1810HCl腐蚀10L/min10minH2冲洗260L/min1min降温6minN2冲洗2021/8/18112021/8/1812三.外延中的掺杂掺杂剂有:1.氢化物:PH3，AsH3，BBr3，B2H62.氯化物:POCl3，AsCl32021/8/1813在外延层的电阻率还会受到下列三种因素的干扰重掺杂衬底中的大量杂质通过热扩散方式进入外延层，称为杂质外扩散。衬底中的杂质因挥发等而进入气流，然后重新返回外延层，称为气相自掺杂。气源或外延系统中的污染杂质进入外延，称为系统污染。2021

4、/8/1814同型杂质异型杂质2021/8/1815四.外延层中的缺陷与检测1.缺陷种类:a.存在于衬底中并连续延伸到外延层中的位错;b.衬底表面的析出杂质或残留的氧化物，吸附的碳氧化物导致的层错；c.外延工艺引起的外延层中析出杂质；d.与工艺或与表面加工(抛光面划痕、损伤),碳沾污等有关，形成的表面锥体缺陷(如角锥体、圆锥体、三棱锥体、小丘)；e.衬底堆垛层错的延伸;2021/8/18162021/8/18172021/8/18182021/8/18192.埋层图形的漂移与畸变2.2021/8/1820漂移规律{111}面上严重,偏离2~4度,漂移显著减小,常用偏离3度.外延层越厚,偏移越大

5、温度越高,偏移越小生长速率越小,偏移越小SiCl4SiH2Cl2SiH4硅生长---腐蚀速率的各向异型是发生漂移的根本原因.2021/8/18213.参数测量2021/8/1822五.外延的用途双极电路：利用n/n+硅外延，将双极型高频功率晶体管制作在n型外延层内，n+硅用作机械支撑层和导电层，降低了集电极的串联电阻。采用n/p外延片，通过简单的p型杂质隔离扩散，便能实现双极集成电路元器件间的隔离。2021/8/1823外延层和衬底中不同类型的掺杂形成的p--n结，它不是通过杂质补偿作用形成的，其杂质分布可接近理想的突变结。2021/8/1824外延改善NMOS存储器电路特性(1)提高器件的抗

6、软误差能力(2)采用低阻上外延高阻层，可降低源、漏n+区耗尽层寄生电容，并提高器件对衬底中杂散电荷噪声的抗扰度(3)硅外延片可提供比体硅高的载流子寿命，使半导体存储器的电荷保持性能提高。2021/8/1825软误差从封装材料中辐射出的α粒子进入衬底产生大量(约106量级)电子-空穴对，在低掺杂MOS衬底中，电子-空穴对可以扩散50μm，易受电场作用进入有源区，引起器件误动作，这就是软误差。采用低阻衬底上外延高阻层的外延片，则电子-空穴对先进入衬底低阻层，其扩散长度仅1μm，易被复合，它使软误差率减少到原来的1/10。2021/8/1826CMOS电路采用外延片可使电路的寄生闸流管效应有数量级的

7、改善。Latch-up2021/8/1827器件微型化：提高器件的性能和集成度要求按比例缩小器件的横向和纵向尺寸。其中，外延层厚和掺杂浓度的控制是纵向微细加工的重要组成部分；薄层外延能使p-n结隔离或氧化物隔离的横向扩展尺寸大为减小。2021/8/1828工艺多样化：具有相反导电类型的外延层，在器件工艺中可形成结和隔离区；薄层外延供器件发展等平面隔离和高速电路；选择外延可取代等平面隔离工艺来发展平