《电路参数及其提取》PPT课件

《电路参数及其提取》PPT课件

ID:36898738

大小:786.60 KB

页数:45页

时间:2019-05-10

《电路参数及其提取》PPT课件_第1页
《电路参数及其提取》PPT课件_第2页
《电路参数及其提取》PPT课件_第3页
《电路参数及其提取》PPT课件_第4页
《电路参数及其提取》PPT课件_第5页
资源描述:

《《电路参数及其提取》PPT课件》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第六章电路参数及其提取第一节信号传输延迟第二节功耗第一节信号传输延迟数字电路的延迟由四部分组成:门延迟连线延迟扇出延迟大电容延迟由与输出节点相关的微分方程描述近似处理简化的RC充放电近似tp=0.69CL(Reqn+Reqp)/2ln(2)一、CMOS门延迟延迟和输入信号相关Low-high变化两个输入同时变低tpLH-0.69Rp/2CL只有一个输入变低tpLH-0.69RpCLHigh-low变化两个输入同时变高tpLH-0.692RnCLCLBRnARpBRpARnCintNAND的延迟估计二、连线延迟interwirefringepp描述引线R

2、C延迟的模型可以分为集总模型(lumpedmodel)和分布模型(distributedmodel)集总模型RC延迟cwireDrivercapacitanceperunitlengthVoutClumpedRDriverVout简单适于短引线(r,c,L)VNVinrLVinVNrLrLrLrLcLcLcLcLcLr,c单位长度的引线电阻、电容分布模型(distributedmodel)RC延迟节点i的电压所满足的方程网络节点分得很密延迟时间与连线的长度的平方成正比!长连线加驱动器-缓冲器buffer-反相器链门延迟和引线延迟一起

3、考虑RDriverVinVoutrw,cw,L门延迟和引线延迟的总延迟时间为t=0.69RDriverCw+(RwCw)/2=RDriverCw+0.5rwcwL2Rw=rwL,Cw=cwL长连线加驱动器-缓冲器buffer-反相器链CLKPAD1500Cu500Cu1200Cu750CuCubuffer0buffer1buffer2buffer3buffer4CLK1CLK2CLK3CLK4三、电路扇出延迟逻辑门的输出端所接的输入门的个数称为电路的扇出:Fout。对于电路扇出参数的主要限制是:扇出端的负载等于每个输入端的栅电容之和:在电路设计中,如果

4、一个反相器的扇出为N,即Fout=N。其驱动能力应提高N倍,才能获得与其驱动一级门相同的延迟时间。否则它的上升及下降时间都会下降N倍。采用加入缓冲器使大扇入和大扇出相隔离CLCL四、大电容负载驱动电路问题:一个门驱动非常大的负载时,会引起延迟的增大。由于外部电容比芯片内部标准门栅电容可能要大几个数量级。要想在允许的门延迟时间内驱动大电容负载,只有提高即增大W,将使栅面积LW增大,管子的输入电容(即栅电容)Cg也随之增大,它相对于前一级又是一个大电容负载。问题并没有解决?Mead和Conway论证了用逐级放大反相器构成的驱动电路可有效地解决驱动大电容负

5、载问题。设计关键:驱动负载CL需要多少级才能使延迟最小?每级反相器的尺寸如何确定?M驱动负载时反相器的延迟Delay=Delay(本征)+Delay(负载)设Wp=2Wn=2W时上拉和下拉的电流相同,即有相同的上升和延迟时间等价于RC网络对于反相器链有:Cgin,j未知若反相器间保持固定的比例则设每级间的尺寸比为f,即每级有相同的延迟对于给定的负载CL和输入电容Cin,可以确定其比例F,从而得到延迟最小条件下的优化尺寸忽略了反相器自身的负载,本征负载Cint反相器链举例LogicalEffort延迟模型一般分析逻辑门的延迟是基于负载的,若要准确计算需要

6、精确的寄生参数和版图信息。但在逻辑设计和电路设计阶段,无法得到这些信息,因此需要新的模型对延迟进行预算,而不必基于准确的寄生参数。LogicalEffort,LE通过比较不同逻辑结构的延迟,评估CMOS电路的延迟门延迟:gatedelayd=h+peffortdelayintrinsicdelayEffortdelay:h=gflogicalefforteffectivefanout=Cout/CinLogicaleffort与电路拓扑结构相关,与器件的尺寸无关Effectivefanout(electricaleffort)是负载和器件尺寸的函数逻辑

7、门中的延迟门延迟的仔细区分依赖于负载和逻辑特性依赖寄生特性LogicalEffort反相器的logicaleffort和intrinsicdelay是所有静态CMOS门中最小的,取为1Logicaleffort是该逻辑门和反相器在流过相同电流的条件下逻辑门的输入电容与反相器的输入电容的比值,它独立于MOSFET的尺寸逻辑门越复杂,Logicaleffort越大Logicaleffort是该逻辑门和反相器在流过相同电流的条件下逻辑门的输入电容与反相器的输入电容的比值g=1g=4/3g=5/3A+BABABABA•BABAAA21Cunit=32222Cu

8、nit=44411Cunit=5各输入端的LE可能不一样ABCLogicalEffort对于非

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。