软件技术基础设备管理

《软件技术基础设备管理》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、2.5设备管理2.5.1设备管理概述外部设备：计算机系统中除了中央处理机和主存储器外的其它设备称为外部设备。设备管理就是对外部设备进行统一的管理，向用户提供简单而一致的方式访问各种I/O设备。一、设备分类按工作特点：输入输出设备存储设备按资源分配方式：独占设备共享设备虚拟设备按信息交换单位：字符设备块设备二、设备管理的任务与功能按照设备类型和系统分配策略进行设备分配与回收向用户提供统一的接口实现设备驱动——真正的I/O操作缓冲区管理实现虚拟设备管理方便用户使用设备1完成设备分配2完成真正的I/O操作3

2、实现CPU与I/O设备间的速度匹配4CPU存储器高速I/O设备共享总线低速I/O设备设备控制器微机I/O系统的结构基于主存和通道的I/O系统CPU主存通道通道通道通道某I/O设备磁盘磁带通信设备主存可同时进行控制通道与CPU共享主存通道代替CPU完成与设备控制器的通信1、什么是设备控制器位于CPU与设备之间，接收CPU下达的输入、输出命令并控制具体设备实现操作。一个控制器可控制一个或多个I/O设备。存在形式为各种接口卡。设备控制器2、设备控制器功能接收和识别命令；数据暂存、缓冲；监测设备状态。数据接口

3、、控制接口、状态接口3、设备控制器与设备的接口4、设备控制器组成控制器与CPU的接口单元控制器与设备接口单元I/O逻辑单元数据线数据寄存器地址线I/O逻辑控制线数据信号控制信号状态信号数据信号控制信号状态信号控制器与设备接口控制器与设备接口2.5.2数据传送控制方式设备管理的主要任务就是控制设备与CPU间的数据传递，主要有以下数传控制方式：中断控制方式2直接内存访问（DMA）方式3通道（Channel）方式4程序查询方式1一、程序查询方式由程序循环查询外部设备的状态，在外设进行数据处理时CPU只能等待

4、。开始接收数据有数据接收？否是忙等接收开始发送数据设备空闲？否是忙等发送二、中断控制方式外部设备与CPU之间传递数据通过专门的中断请求信号来进行。I/O操作由程序发起，在操作完成时（如数据可读或已经写入）由外设向CPU发出中断，CPU完成数据的读写。要求：专门的中断请求线、专门的中断标志位优点：在外设进行数据处理时，CPU不必等待——实现了让权等待。缺点：CPU每次处理的数据量少（通常以字节为单位），适于数据传输率较低的设备。进程利用中断实现输入、输出流程：初始化阻塞等待输入控制设备完成输入根据中断类

5、型唤醒等待进程设备产生输入中断输入向设备输出数据阻塞等待输出完成根据中断唤醒等待进程设备产生输出中断输出三、直接内存访问方式(DMA)引入思想：减少CPU在数据传递过程中的干预，DMA控制器完成内存与外设的成批数据交换。优点：CPU只需干预I/O操作的开始和结束，而其中的一批数据读写无需CPU控制，适于高速设备。由程序设置DMA控制器中的若干寄存器值（如内存始址，传送字节数），然后发起I/O操作；数据直接在DMA控制器控制下通过总线传递到内存中；在完成指定量的数据接收后，DMA控制器才向CPU产生中断

6、；通过中断处理程序唤醒等待数据的进程；等待数据的进程经过调度处理输入的数据。DMA过程：不再每个字符传递后发中断，实现了块传递再中断，减少了CPU的占用时间中断控制方式与DMA方式CPU总线I/O设备内存中断CPUI/O设备内存DMA中断：通知已传输完毕四、通道方式通过执行通道程序并行完成一系列输入输出过程通道：通道是一种特殊的处理机，具有执行I/O指令的能力，通过执行通道程序来控制I/O操作。1、通道程序有自己的指令系统，是一个相对完整的过程。CPU只需向通道发出一条指令，通道便从内存中取出本次执行

7、的通道程序并执行。2、通道之间可以并行执行，进一步减少了CPU对输入输出过程的干预。提高CPU与设备之间的并行性，提高资源利用率。3、主机具有一个或多个通道，一个通道可管理一个或多个设备控制器；通道和CPU共享一个主存特点：通道设备控制器设备控制器设备设备设备通道设备控制器设备设备主存CPU通道设备控制器设备控制器设备设备通道设备多通路系统2.5.3缓冲技术作用：解决CPU与I/O设备速度匹配问题速度1速度2基本思想：在内存中开辟一定的专用区域，作为CPU和I/O设备之间进行信息交流的工作区缓冲区缓冲

8、区的组织专用缓冲区：为某台设备专门设置的，单独使用的缓冲区公用缓冲区：为多台或者全部设备设置的，共享的缓冲区按使用方式划分：按数量划分：单缓冲区双缓冲区多缓冲区循环缓冲缓冲池：由多个大小相等的缓冲区连接起来构成缓冲池1.单缓冲区在CPU和设备之间设置一个缓冲区速度1速度2注意：1.单缓冲区是临界资源，读写必须互斥访问。2.单缓冲区只能实现匹配速度，不能实现并行操作。2.双缓冲区在CPU和设备之间设置两个缓冲区设备1设备2CPU提高了CPU与设备之间的并行