计算机组成原理复习试题（含答案)

《计算机组成原理复习试题（含答案)》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、专业资料计算机组成原理复习题（含答案）10道选择题，共20分一．名词解释（5*3=15分）1.总线总线是连接多个部件的信息传输线，是各部件共享的传输介质。2.系统总线系统总线指CPU，主存，I/O各大部件之间的信息传输线，按系统总线传输信息的不同，分为数据总线，地址总线，控制总线。3.总线判优主要解决在多个主设备在申请占用总线时，由总线控制器仲裁出优先级别最高的设备，允许其占用总线。4.机器字长机器字长是指CPU一次能处理数据的位数，通常与CPU寄存器位数有关。5.周期挪用6.向量地址向量地址是硬件电路（向量编码器）产生的中断源的内存中断向量表表项地址编号。7.多重中断多重中断是CPU

2、在处理中断的过程中，又出现了新的中断请求，此时若CPU暂停现行的中断处理，转去处理新的中断请求，即多重中断。8.硬件向量法硬件向量法就是利用硬件产生向量地址，再由向量地址找到中断服务程序的入口地址。9.中断隐指令及功能中断隐指令是指在机器指令系统中没有的指令，它是CPU在中断周期内由硬件自动完成的一条指令。功能：保护程序断点寻找中断服务程序的入口地址关中断10.系统的并行性所谓并行性包含同时性和并发性。同时性是指两个或两个以上的事件在同一时刻发生，并发性是指两个或多个事件在同一时间段发生。即在同一时刻或同一时间段内完成两个或两个以上性质相同或性质不同的功能，只要在时间上存在相互重叠，就

3、存在并行性。11.间接寻址倘若指令字中的形式地址不直接指出操作数的地址，而是指出操作数有效地址所在的存储单元地址，也就是说，有效地址是由形式地址间接提供的，即为间接寻址，即EA=（A）。12.基址寻址基址寻址需设有基址寄存器BR，其操作数的有效地址EA等于指令字中的形式地址与基址寄存器中的内容（称为基地址）相加，即EA=A+（BR）。13.流水线中的多发技术设法在一个时钟周期（机器主频的倒数）内，产生更多条指令的结果。14.指令字长指令字长即指机器指令中含二进制代码的总位数。word完美格式专业资料1.存储器带宽每秒从存储器进出信息的最大数量。2.快速缓冲存储器快速缓冲存储器是为了提高

4、访存速度，在CPU和主存之间增设的高速存储器，它对用户是透明的。只要将CPU最近期需用的信息从主存调入缓存，这样CPU每次只须访问快速缓存就可达到访问主存的目的，从而提高了访存速度。17.刷新动态RAM靠电容存储电荷原理存储信息，电容上的电荷要放电，信息即丢失。为了维持所存信息，需要在一定时间内将所存信息读出在重新写入，这一过程称作刷新，刷新是一行一行进行的，由CPU自动完成。18.単重分组跳跃进位单重分组跳跃进位就是将n位全加器分成若干小组，小组内的进位同时产生，小组与小组之间采用串行进位，这种进位又有组内并行、组间串行之称。19.双重分组跳跃进位双重分组跳跃进位就是将n位全加器分成

5、若干大组，每个大组中又包含若干小组，而每个大组内所包含的各个小组的最高进位是同时产生的，大组与大组间采用串行进位。20.进位链传递进位的逻辑电路。21.超流水线超流水线技术是将一些流水线寄存器插入到流水线段中，好比将流水线再分道，提高了原来流水线的速度，在一个时钟周期内一个功能部件被使用多次。22.指令流水指令流水是指将一条指令的执行过程分为n个操作时间大致相等的阶段，每个阶段由一个独立的功能部件来完成，这样n个部件就可以同时执行n条指令的不同阶段，从而大大提高CPU的吞吐率。23.水平型微指令24.微程序控制采用与存储程序类似的方法来解决微操作命令序列的形成，将一条机器指令编写成一个

6、微程序，每一个微程序包含若干条微指令，每一条指令包含一个或多个微操作命令。25.字段直接编码26.微操作命令和微操作微操作命令是控制完成微操作的命令；微操作是由微操作命令控制实现的最基本操作。二．解答（5*4=20分，第六章三道题，其他两道题）1.总线通信控制有几种方式，简要说明各自的特点。（P59）word完美格式专业资料1.完整的总线传输周期包括哪几个阶段？简要叙述每个阶段的工作。3.同步通信与异步通信的主要区别是什么?说明通信双方如何联络。同步通信和异步通信的主要区别是前者有公共时钟，总线上的所有设备按统一的时序，统一的传输周期进行信息传输，通信双方按约定好的时序联络。后者没有公

7、共时钟，没有固定的传输周期，采用应答方式通信，具体的联络方式有不互锁、半互锁和全互锁三种。不互锁方式通信双方没有相互制约关系；半互锁方式通信双方有简单的制约关系；全互锁方式通信双方有完全的制约关系。其中全互锁通信可靠性最高。4.5.DMA接口主要由哪些部件组成？在数据交换过程中它应完成哪些功能？画出DMA工作过程的流程图（不包括预处理和后处理）答：DMA接口主要由数据缓冲寄存器、主存地址计数器、字计数器、设备地址寄存器、中断机构和DMA控制逻辑