三维集成电路堆叠硅通孔动态功耗优化

三维集成电路堆叠硅通孔动态功耗优化

ID:37327966

大小:956.17 KB

页数:7页

时间:2019-05-21

三维集成电路堆叠硅通孔动态功耗优化_第1页
三维集成电路堆叠硅通孔动态功耗优化_第2页
三维集成电路堆叠硅通孔动态功耗优化_第3页
三维集成电路堆叠硅通孔动态功耗优化_第4页
三维集成电路堆叠硅通孔动态功耗优化_第5页
资源描述:

《三维集成电路堆叠硅通孔动态功耗优化》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、物理学报ActaPhys.Sin.Vol.64,No.2(2015)026601三维集成电路堆叠硅通孔动态功耗优化董刚y武文珊杨银堂(西安电子科技大学微电子所,宽禁带半导体材料与器件教育部重点实验室,西安710071)(2014年7月13日收到;2014年8月12日收到修改稿)三维集成电路堆叠硅通孔结构具有良好的温度和热特性.提出了一种协同考虑延时、面积与最小孔径的堆叠硅通孔动态功耗优化办法.在提取单根硅通孔寄生电学参数的基础上,分析了硅通孔的直径对多层硅通孔的功耗与延时性能的影响,由此构建了分层逐级缩减堆叠硅通孔结构,分析了硅通孔高度与氧化层厚度的影响.结果

2、表明,该模型可在牺牲少许延时的情况下显著优化动态功耗,在允许牺牲延时5%的情况下,堆叠硅通孔的动态功耗最多可减少19.52%.关键词:三维集成电路,堆叠硅通孔,动态功耗,延时PACS:66.30.–h,66.30.Qa,72.15.–v,84.30.–rDOI:10.7498/aps.64.026601综合功耗传输网络中TSV功耗与线长、电压下降等1引言因素,提出了相应的TSV拓扑生成方法.文献[7]提出了一种针对I/O通道的TSV电容模型,并评近年来,集成电路的规模遵循着摩尔定律不断估了不同三维结构的TSV动态功耗.文献[8,9]分提高,然而随着器件工艺进入纳

3、米级,单纯通过减析了时钟网络中TSV的影响.其中,文献[8]讨论小特征尺寸来提高集成度已经很难实现.三维集了多根TSV与单根TSV相比的优势以及负载电容成电路技术作为一种新的集成方案,通过硅通孔对功耗的影响.文献[9]在考虑了器件物理效应的(throughsiliconvia,TSV)在垂直方向上堆叠芯片前提下构建了时钟树综合中的TSV电热耦合模型.来实现更高的集成度,并且可以实现异质芯片集文献[10]考虑了TSV之间的串扰引起的信号完整成.三维集成电路虽可大幅缩减芯片面积,但不可性问题以及相应解决策略.避免地带来功耗密度急剧增加以及芯片温度的升在各种TSV的结

4、构中,堆叠TSV结构可以有高,进而导致芯片性能下降[1].同时,由于TSV所效改善三维集成电路的散热特性,目前在电源分产生的额外面积也在一定程度上增加了整个芯片布和时钟信号网络中亦有采用[11;12].本文以堆叠的面积.随着芯片层数的不断增加,TSV功耗在整TSV的动态功耗优化为主要研究目标.首先,针个三维集成电路中所占比重越来越大,TSV布局对传统TSV结构,在提取其寄生电学参数的基础与功耗网络的分配均会对系统性能产生影响,须协上,建立了用于估计TSV动态功耗和延时的等效同考虑多层芯片中TSV的性能参数如延时、功耗和电路模型,进一步分析了参数对动态功耗和延时的

5、热、面积的均衡问题[2;3].影响.其次,传统的堆叠TSV采用均匀结构,我们三维集成电路中TSV功耗分析和优化已成为根据TSV参数和其功耗及延时的依赖关系,构造业界研究热点之一[410].文献[4]在比较二维与三了一种逐级缩减的堆叠TSV结构.逐级缩减堆叠维集成电路中功耗传输网络差异的基础上,详细分TSV既具有堆叠TSV的热优良特性,同时也为在析了TSV与C4封装结构的影响.文献[5,6]分别一定延时牺牲的前提下进行动态功耗优化提供了国家自然科学基金(批准号:61334003)资助的课题.†通信作者.E-mail:gdong@mail.xidian.edu.

6、cn©2015中国物理学会ChinesePhysicalSocietyhttp://wulixb.iphy.ac.cn026601-1物理学报ActaPhys.Sin.Vol.64,No.2(2015)026601一种可能.最后,构建了多层TSV动态功耗解析模Si3N4作为绝缘介质来隔离金属铜与可导电的硅衬型,在给定延时、面积等约束条件下,优化求解了其底[15],如图2所示.TSV之所以会对三维集成电路动态功耗的改善.的性能产生影响,正是因为它本身的结构所带来的寄生电学参数.2TSV性能参数及其表征对于典型的TSV结构,硅衬底与TSV中金属填充会形成MOS(金属

7、-氧化物-半导体)效应,其堆叠TSV结构具有良好的热及温度特性,被电容值的获取可以通过类似平板电容器容值求解用于改善电源网络的功率分布,后被扩展用于三维得到.对于圆柱型TSV,则可通过求解圆柱坐标系集成电路全局时钟TSV.三维集成电路中使用的的一维泊松方程获得.TSV的介质层寄生电容CoxTSV包括圆柱型、圆环型、锥型等形式,填充材料包[13;14]如(1)式所示,其大小取决于介质层的厚度、TSV的括铜、多晶硅、钨材料.目前,最为常用的TSV直径与高度[16].是金属铜填充的圆柱型结构.传统均匀堆叠铜圆柱TSV结构如图1所示.下面讨论三维集成电路中堆2"oxl

8、Cox=();(1)2t

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。