亚纳秒触发脉冲延时分配器设计_狄兰兰

亚纳秒触发脉冲延时分配器设计_狄兰兰

ID:37349186

大小:1.67 MB

页数:5页

时间:2019-05-21

亚纳秒触发脉冲延时分配器设计_狄兰兰_第1页
亚纳秒触发脉冲延时分配器设计_狄兰兰_第2页
亚纳秒触发脉冲延时分配器设计_狄兰兰_第3页
亚纳秒触发脉冲延时分配器设计_狄兰兰_第4页
亚纳秒触发脉冲延时分配器设计_狄兰兰_第5页
资源描述:

《亚纳秒触发脉冲延时分配器设计_狄兰兰》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、第35卷第1期核技术Vol.35,No.12012年1月NUCLEARTECHNIQUESJanuary2012亚纳秒触发脉冲延时分配器设计狄兰兰谷鸣袁启兵范学荣(中国科学院上海应用物理研究所上海201800)摘要介绍了上海光源储存环注入系统冲击磁铁定时触发脉冲延时分配器的设计和研制。采用可控专用延时芯片设计了该触发脉冲延时分配器,实现1路光脉冲输入,4路延时独立可调的快前沿低抖动电脉冲输出,输出脉冲延时调整步长0.25ns、可调延时范围64ns。除具有延时功能外,还具有联锁保护、输出脉冲状态、联锁输入状态显

2、示等功能,不仅可以通过仪器面板操作,还可以通过RS232接口遥控。关键词亚纳秒,延时分配器中图分类号TN786上海同步辐射装置(SSRF)由直线加速器、增强位的延迟时间控制数据端口,用于设置延迟时间,器、储存环组成,各部分设备的定时触发信号都由延迟时间为延时步长的倍数。本文采用集成模拟延[1]主定时系统提供。SSRF储存环注入系统采用4块时芯片,其电路简单,设计灵活,可根据所需延时[4–6]冲击磁铁作为电子束闭环凸轨磁铁,而注入系统以步长和范围选择延时芯片。TOP-UP模式将电子束注入到储存环,对凸轨冲击磁铁

3、的磁场匹配和稳定性能提出很高要求。其中,1硬件电路凸轨冲击磁铁的磁场建立时间是影响磁场匹配性能根据SSRF储存环物理要求,为方便操作和控的重要因素。冲击磁铁制造与安装引入的误差,磁制,设计了延时分配器硬件电路(图1),其包括脉冲场建立时间对触发脉冲的响应会有不同的延迟;同输入电路、4路延时电路、联锁保护电路、单片机时,电子束的飞行时间使4块冲击磁铁的磁场建立模块(带RS232接口)、输出驱动和脉冲展宽电路、时间(触发时间)不在同一时刻,就须对4块冲击磁键盘和LCD显示电路等。铁的脉冲磁场建立时间做精确、细微的

4、定时调整,使电子束经过冲击磁铁时感应相同的磁场强度,使储存环束流的闭轨参数不受影响,或受尽量小的影响。则需将主定时系统提供的定时光脉冲转化为电脉冲,并作精确延时后触发4块冲击磁铁磁场建立。最简单可靠的电脉冲延时方法是同轴电缆模拟延时,此法成本低,但其延时值取决于电缆长度,[2]长时间延时需长电缆。光脉冲可用光纤模拟延时,其优缺点类似于同轴电缆。集成脉冲延时电路的优点,是延迟时间可实现数字化控制。集成有源延时的实现方案,可用高频率时钟脉冲计数的方法产生图1延时分配器的功能方框图Fig.1Functionalbl

5、ockdiagramofdelayandassignation延时脉冲,也采用集成模拟延时芯片。前者原则上apparatus.可实现无限长的延时,且延时准确度高,但是其最SSRF主定时系统的定时信号是光脉冲信号,而小延时步长取决于很高的时钟频率和高频电路,研冲击磁铁所需触发信号是电脉冲,脉冲输入电路把制成本高、电路复杂,StanfordResearchSystems的从主定时系统光纤输入的光信号转换成电脉冲,经数字延迟脉冲发生器DG535就采用这种设计方法,[3]延时电路和驱动电路处理后输出,作为冲击磁铁系最

6、小延时步长5ps,总延时1000s,但是价格很高;统的触发脉冲。为确保设备安全运行,延时分配器集成模拟延时芯片的最小延时步长固定,有4‒10设有联锁保护电路,只有当输入的4路联锁信号都——————————————第一作者:狄兰兰,女,1982年3月出生,2008年于中国科学院上海应用物理研究所获硕士学位通讯作者:谷鸣收稿日期:2011-01-15,修回日期:2011-06-10第1期狄兰兰等:亚纳秒触发脉冲延时分配器设计13为允许时,脉冲输入电路工作,输出触发脉冲。从许信号为低电平时,数据端口的最后状态被8位

7、锁脉冲输入电路输出的电脉冲同时送给4路延时电存器锁存,锁定触发脉冲信号的延迟时间。数据端路,每路对输入脉冲的延迟时间通过键盘或遥控输口逻辑状态的改变不影响对触发脉冲的延时。入,显示在LCD上。输入的延时数据经单片机1.2控制模块C8051F340处理后设置每路延时芯片的延时。延时分配器以单片机模块作为内部控制部件,带有触发脉冲延时分配器的内置控制部件采用[4,7]RS232接口,便于遥控设置和监测延时分配器每C8051F340单片机开发板,其有40个I/O口线,可路输出的延迟时间和状态。同时使用硬件SMBUS

8、、SPI和UART串口,片内调试电路提供全速、非侵入式的在系统调试(无需仿真1.1集成模拟延时芯片[10]器)。该开发板带有RS232接口、USB接口和在完成延时功能的集成模拟延时芯片有很多种,系统调试连接端口,编程调试以及与其它控制器通它们的共同特点是:延时步长固定(如10ps或0.25、信方便。C8051F340模块控制4路DS1023S-25延0.5、1、5、10ns等),有并行或串行延时设置

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。