可编程逻辑器件(h)

可编程逻辑器件(h)

ID:37550387

大小:1.20 MB

页数:36页

时间:2019-05-11

可编程逻辑器件(h)_第1页
可编程逻辑器件(h)_第2页
可编程逻辑器件(h)_第3页
可编程逻辑器件(h)_第4页
可编程逻辑器件(h)_第5页
资源描述:

《可编程逻辑器件(h)》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、数字电子技术基础实用教程☆内容提要☆PLD的特点FPLA和GAL的结构、工作原理及应用FPGA的结构、工作原理及应用双语对照可编程逻辑阵列ProgrammableLogicArray(PLA)通用阵列逻辑GenericArrayLogic(GAL)在系统可编程InSystemProgramming(ISP)可擦除可编程逻辑器件ErasablePLD(EPLD)现场可编程门阵列FieldProgrammableGateArray(FPGA)复杂可编程器件ComplexProgrammableDevice(CPLD)单片可编程系统SystemonProgrammableChip(

2、SoPC)逻辑宏单元结构OLMC—OutputLogicMacroCell双语对照9.1可编程逻辑器件PLD概述多次编程器件:允许对编程后的芯片进行擦除、再编程。适用于开发研制阶段或小批量产品。可编程逻辑器件PLD(ProgrammableLogicDevice):一种半用户定制集成电路。即设计者能将自己设计的逻辑功能配置到其中,特别适合产品开发期内使用。按编程的方式分类:一次性编程器件:只允许对器件编程一次,编程后不得修改。特点是集成度和可靠性高,适用于小批量产品;FPGA:现场可编程门阵列(FieldProgrammableGateArray)用静态存储器(SRAM)存储

3、配置信息。更高密度、更高速度,逻辑规模极大。不存在擦除问题,但断电后信息会丢失。需在上电时从片外ROM读入逻辑配置信息。按配置信息存储方式分类:CPLD:复杂可编程逻辑器件(ComplexPLD)用EEROM存储配置信息。高密度、高速度、低功耗,能反复多次电擦除编程,价格低廉,但逻辑规模不及FPGA;(ProgrammableLogicDevice)是一种大规模集成电路芯片,它可以根据用户的实际要求,由用户或集成电路厂商对其进行编程,从而制造符合用户要求的专用电路,是一种半定制的器件,可以做成ASIC芯片1、PLD器件特点ApplicationSpecificIntegrat

4、edCircuit在系统中采用PLD器件,具有如下优点:功能集成度高;系统设计时间大大缩短;设计灵活。速度快2、PLD器件的分类具有在系统可编程的特点(isp)低密度(少于1000门)高密度(大于1000门以上)FPGACPLD(与阵列可编程)PROM(或阵列可编程)PLA(或阵列可编程)PAL(与、或阵列均可编程)GAL(与阵列可编程)生产可编程逻辑器件的主要厂家以及主要产品:ALTERA,AMD,LATTICE,XILINX等。ALTERA(MAX5000/7000系列,Flex10k系列);AMD(MACH1/2/3/4系列);LATTICE(PLSI/ISPLSI10

5、00/2000/3000);XILINXXC4000系列3、PLD开发环境PLD的开发系统由硬件和软件两部分组成:新一代的在系统可编程(ISP)器件的编程不需要使用专门的编程器,只要将计算机运行产生的编程数据直接写入PLD就可以了。硬件部分:计算机和专门的编程器。软件部分:各种编程软件。4、PLD的基本结构输入功能:输入缓冲器产生输入变量的原变量和反变量AAA组成功能表示方法与阵列:与门阵列产生输入变量的与项(乘积项)硬连接方式:,固定连接,不可编程。软连接方式:,通过编程实现。AABBP=0AABBP=0ABCDP或阵列:或门阵列将与阵列输出的乘积项有选择的进行或运算,形成

6、与或式,实现函数输出功能:三态门寄存器产生输出信号,提供反馈信号组成功能表示方法ABCDPAENA8.2、可编程阵列逻辑PALPAL是较早的一种可编程逻辑器件。采用双极型工艺制作,熔丝编程方式。由可编程的与阵列、固定的或阵列和输出电路构成。I1I2I3Y1Y21、PAL的基本结构若要用PAL实现逻辑函数:则编程后的PAL为:I1I2I3Y1Y2除了前面的专用输出结构,PAL还有可编程I/O输出结构;寄存器输出结构;异或输出结构I1I2I/O1I/O2可编程I/O输出结构寄存器输出结构I2I3DQQDQQCLKOEQ1Q22、PLA的基本结构与应用可编程逻辑阵列PLA由可编程的

7、“与”阵列和可编程的“或”阵列组成。容量为“与”阵列数和“或”阵列数的乘积。ABCY1Y2Y3与阵列或阵列XCLKDQ1DQ2PLA的应用8.3、通用逻辑器件GAL一、GAL的特点GAL16V8的结构二、GAL的基本结构与应用输入口时钟信号输入逻辑宏单元输入/输出口三态控制可编程与阵列固定或阵列GAL16V8简介:由GAL16V8的逻辑电路图可知,电路包括一个可编程的“与”阵列,其容量为3264位,8个输出逻辑宏单元OLMC,10个输入缓冲器,8个三态输出缓冲器和8个反馈缓冲器。GAL16V8的结构控

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。