第五章__中断系统__硅谷芯微技术奉献

第五章__中断系统__硅谷芯微技术奉献

ID:37667953

大小:292.05 KB

页数:18页

时间:2019-05-28

第五章__中断系统__硅谷芯微技术奉献_第1页
第五章__中断系统__硅谷芯微技术奉献_第2页
第五章__中断系统__硅谷芯微技术奉献_第3页
第五章__中断系统__硅谷芯微技术奉献_第4页
第五章__中断系统__硅谷芯微技术奉献_第5页
资源描述:

《第五章__中断系统__硅谷芯微技术奉献》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、第五章中断系统硅谷芯微技术贡献网址:www.threeway.cc本章重点:♦中断的工作原理♦中断如何配置♦中断服务程序书写格式中断是指在计算机执行过程中,当出现某种情况,如发生紧急事件或者其他突发事件时,由服务器对象向CPU发出中断请求信号,要求CPU暂时中断当前程序的执行,而转去执行相应的处理程序,待处理程序执行完毕后,再返回来继续执行原来被中断的程序。5.1单片机的输入/输出方式在单片机中,CPU与外设不断地进行信息的传输,通常有三种方式:5.1.1程序控制方式信息传送过程是在程序控制下进行。

2、可以分为以下两种方式。无条件传送方式:当外设已准备就绪,那就不必查询外设的状态而进行信息传输,称为无条件传送方式。此种信息传送方式只适用于简单的外设。如开关和数码段显示器等。条件查询传送方式:CPU通过执行程序不断读取并测试外部设备状态,如果输入设备处于准备好状态或输出设备为空闲状态时,则CPU执行传送信息指令。由于条件传送方式是CPU在不断查询外部设备的当前状态后才进行信息传送,所以也称为“查询式传送”。5.1.2中断方式外部设备与CPU之间以中断信号作为数据交换的控制信号。当外部设备需要与CPU

3、进行数据交换时,由接口部件向CPU发出一个请求信号,CPU响应这一中断请求后,便可在中断服务程序中完成一个字节或一个字的信息交换。中断控制方式一般用低速外部设备与CPU之间的信息交换。中断控制方式每操作一次,CPU要打断原来执行的程去执行一段中断服务程序,对速度较高的外部设备将会产生信息丢失,因此不能采用。5.1.3DMA方式DMA控制方式主要用于存储器和外设之间直接传送。一般是数据块为单位传送数据的方式。当某一外部设备需要输入/输出一批数据时,向DMA控制器发出请求,DMA控制器接收到这一请求后,

4、向CPU发出总线请求信号。CPU响应DMA的请求,把总线使用权赋给DMA控制器,外设利用DMA通道直接将数据写入存储器或将数据从存储器中读出,传送过程不需要CPU参与。当这批数据传送后,DMA控制器再向CPU发出“结束中断请求”,CPU响应这一中断请求,即可收回总线使用权。采用DMA控制方式,CPU只需在数据传送结束时响应一次中断,减轻了CPU的负担,系统的速度会大大增加。5.2中断的基本概念通常将CPU在正常情况下运行的程序称为“主程序”,把引起中断的设备或事件叫做“中断源”,由中断源向CPU发出

5、的请求中断信号称为“中断请求信号”,CPU接收中断申请终止现行程序称而转去为服务对象服务称为“中断响应”,为对象服务的程序称为为“中断服务程序”(也称中断处理程序);现行程序中断的地方称为“断点”,为中断服务程序服务完毕后返回原来的程序称为“中断返回”,整个过程成为“中断”。对比一个生活中看书的例子帮助我们加深理解中断的过程。MSC-51单片机中断结构如图:TCONIEIP1PX0INT0IT0=0IE01EX00IT0=1PT0TF01T0ET00IT1=01PX11PCIE1INT1IT1=1E

6、X10PT11T1TF1ET10TXTIPS1+RXRIES0T2TF2PT21+EXF2ET2EA0T2EXPC由上图可见,外部中断有下跳沿引起和低电平引起的选择;串行中断有发送(TI)相接收(R1)的区别;各个中断源打开与否,受中断自身的允许位和总允许位的控制,并具有高优先级和低优先级的选择。5.2.1MSC-51单片机中断源:对MCS-51单片机的中断系统用一句话讲叫:“五源中断,两级管理”5个中断源的符号、名称及产生的条件如下:☆INT0:外部中断0,由P3.2端口线引入,低电平或下跳沿引起

7、。☆INT1:外部中断1,由P3.3端口线引入,低电平或下跳沿引起。☆T0:定时器/计数器0中断,由T0计满回零引起。☆T1:定时器/计数器l中断,由T1计满回零引起。☆TI/RI:串行I/O中断,串行端口完成一帧字符发送/接收后引起。5.2.2中断控制寄存器TCON为定时器/计数器T0和T1的控制器,同时也锁存T0和T1的溢出中断标志及外部中断0和1的中断标志以及触发方式控制位。如表:IE1:外部中断1(P3.3)的中断请求标志。当检测到外部中断引脚1上存在有效的中断请求信号时,由硬件使IE1置1

8、。当CPU响应中断请求时,由硬件使IE1清0。IE0:外部中断0(P3.2)的中断请求标志,其含义与IE1类同。IT1:外部中断1的中断触发方式控制位。IT1=0时,外部中断1程控为电平触发方式。CPU在每一个机器周期S5P2期间采样外部中断请求引脚的输入电平。若外部中断1请求为低电平,则使IE1置1;若为高电平,则使IE1清0。IT1=1时,外部中断1程控为边沿触发方式。CPU在每一个机器周期S5P2期间采样外部中断请求引脚的输入电平。如果在相继的两个机器周期采样过

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。