1多功能数字钟设计

1多功能数字钟设计

ID:37689677

大小:801.50 KB

页数:21页

时间:2019-05-28

1多功能数字钟设计_第1页
1多功能数字钟设计_第2页
1多功能数字钟设计_第3页
1多功能数字钟设计_第4页
1多功能数字钟设计_第5页
资源描述:

《1多功能数字钟设计》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、多功能数字钟设计实验报告EDA(二)实验报告多功能数字钟设计摘要本实验根据设计要求,利用QuartusII软件设计了一个多功能闹钟,并对其进行编译、综合、仿真、调试、下载到器件中从而实现功能。本次实验设计的闹钟具有24小时正常计时、校时、校分、整点报时、显示星期和闹钟等功能。AbstractAccordingtotheexperimentalrequirements,thisexperimentdesignsadigitalclockwhichhasvariousfunctionsesbyusingQuartusIIsoftware.Afterthe

2、clockisdesigned,wemakeittobecompiled,synthesized,simulated,debugged,downloadtothedeviceandsothe21多功能数字钟设计实验报告functionwillbecarriedoutinthedevice.Theclockthatwedesignhavemanyfunctions:thenormaltimingfunction,schoolhourfunction,schoolminutefunction,wholehourcallingfunction,showwe

3、ekfunction,alarmingfunctionandsoon.关键词多功能时钟QuartusII校时校分闹钟调试仿真AbstractMulti-functionclockQuartusIIschoolhourSchoolminutealarmDebuggingSimulation目录1、设计要求说明……………………………………………………41.1设计目的………………………………………………………………41.2设计要求………………………………………………………………42、整体电路设计原理…………………………………………42.1整体电路设计原理…

4、……………………………………………………42.2整体电路图………………………………………………………………53、各子模块设计原理………………………………………………53.1分频电路设计……………………………………………………………621多功能数字钟设计实验报告自己的创新,用VHDL语言来写………………………………………83.2计时电路设计……………………………………………………………103.3校时、校分电路设计……………………………………………………123.4整点报时电路设计………………………………………………………143.5译码显示电路设计…………

5、……………………………………………153.6闹钟电路设计……………………………………………………………153.7星期功能电路设计………………………………………………………174、调试与仿真………………………………………………………185、编程下载…………………………………………………………186、设计中遇到的困难………………………………………………197、实验收获与感受…………………………………………………208、参考文献…………………………………………………………21(说明,具体详细的原电路和实验截图见电子版,本实验报告只含部门截图)1、设计要求说

6、明1.1设计目的(1)熟悉使用QuartusII软件。(2)掌握数字钟的组成以及工作原理。(3)熟悉下载板结构机器引脚分配。1.2设计要求(1)设计24小时计时电路,完成0时0分00秒~23时59分59秒的计时功能。21多功能数字钟设计实验报告(1)设计校分电路,在任意时刻,拨动校分开关,可以进行快速校分。(2)设计校时电路,在任意时刻,拨动校时开关,可以进行快速校时。(3)设计星期显示功能,在小时数前面显示星期数。(4)设计整点报时功能,使数字计时器从59分53秒开始报时,每隔两秒发一声,共三声低音,一声高音。(5)设计闹钟功能,当时钟达到预先设定

7、的时间时,闹铃响起。(6)对每一单元电路进行模拟仿真,首先通过仿真图形判断电路的正确与否,进行改正,再仿真,直到仿真通过。(7)设计总体电路,整合封装,形成完整的电路设计。1、整体电路设计原理2.1整体设计电路原理多功能数字钟电路由时钟产生模块、计时模块、译码显示模块、整点报时模块、校时校分模块及系统清零模块等部分组成。整体方案图如下:闹钟电路计时电路脉冲电路译码显示电路校时校分电路清零电路报时电路2.2整体电路图21多功能数字钟设计实验报告1、各子模块设计原理3.1分频电路设计分频电路是为计时器提供计时脉冲的,因为设计的是计时器,所以需要产生1Hz

8、的脉冲信号。EDA实验系统的输入时钟为48MHz,那么要产生1Hz的脉冲信号,则要对输入时钟48MHz进行分

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。