资源描述：
《基于FPGA的16阶FIR滤波器的设计》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。
1、第27卷第1期南京工业大学学报Vol.27No.12005年1月JOURNALOFNANJINGUNIVERSITYOFTECHNOLOGYJan.2005基于FPGA的16阶FIR滤波器的设计121周亚凤,李跃华,朱昊(11南京工业大学信息科学与工程学院,江苏南京210009;21南京理工大学电子工程与光电技术学院,江苏南京210094)摘要:研究了一种16阶FIR滤波器的FPGA设计方法,底层采用VHDL语言描述设计文件,顶层使用底层产生的模块连接组成FIR滤波器,并在MAX+plusII上进行了实验仿真和时序
2、分析。对如何优化硬件资源利用率、提高运算速度等工程实际问题进行了探讨。关键词:FIR滤波器;窗函数;FPGA;VHDL3中图分类号:TN911.72文献标识码:A文章编号:1671-7643(2005)01-0046-05信号的数字滤波在图像处理、语音识别、模式识标如下:别等数字信号处理中都占有重要的地位。与模拟滤采样频率fs:1015MHz;截止频率fc:1104MHz;波器相比,数字滤波器可以满足滤波器幅度和相位滤波器阶数M:16阶;类型:低通;输入数据宽度:8特性的严格要求,可以克服模拟滤波器所无法克服位;输
3、出数据宽度:11位。的电压漂移、温度漂移和噪声等问题。根据数字滤波器冲激响应函数的时域特性,可2用窗函数法进行FIR滤波器的可行性分析将数字滤波器分为无限长冲激响应(IIR)滤波器和有限长冲激响应(FIR)滤波器两种。由于FIR系统211窗函数法的原理只有零点、系统稳定,便于实现FFT算法、运算速度设定滤波器的冲激响应为:快、线性相位的特性和设计更为灵活等突出优点而1πjwjwnhd(n)=Hd(e)edw(1)在工程实际中获得广泛应用。2π∫-πFIR滤波器有多种实现方法。一种是采用专用为了从hd(n)得到一个F
4、IR滤波器必须在的DSP芯片,但当滤波器的系数增加或字长增长hd(n)两边将它截断,采用直接截断法会产生吉布时,计算时间会成倍增加,从而降低了最大有效数据斯现象,窗函数法采用有限长加权序列w(n)修正采样率。另一种是采用市场上通用的FIR滤波器集式(1)的系数,h(n)=hd(n)×w(n),其中hd(n)=成电路,但由于它的通用性,很难满足设计者独特的sin[w×(n-(M-1)/2)]/π×[n-(M-1)/2],得要求。随着现代电子技术的发展,采用现场可编程到有限冲激响应。门阵列FPGA进行数字信号处理的技术
5、得到了飞速212窗函数的选择的发展。现代FPGA系列密度大、运算速度快、现场窗函数法的基本思想是使其具有最窄主瓣宽度可编程等特点,可以实现专用集成电路。本文研究和尽可能小的旁瓣。这种设计法的重点是如何选择采用FPGA实现一种16阶FIR滤波器的设计方法。合适的窗函数和理想滤波器。工程中比较常用的滤波器有:矩形窗、BART21指标的确定LETT窗、HANNING窗、HAMMING窗、BLACKMAN[1]窗和KAISER窗。根据工程实际需要,选定FIR滤波器的性能指通过理论分析和对比,HAMMING窗在6个窗函3收稿
6、日期:2004-04-19作者简介:周亚凤(1979-),女,辽宁人,硕士生,主要研究方向为数字信号处理及计算机仿真;李跃化(联系人),教授,Emial:nutlyh@sina.com第1期周亚凤等:基于FPGA的16阶FIR滤波器的设计47数中,主瓣宽度不是太宽8π/M,其最大旁瓣值比主瓣约低41dB,旁瓣抑制度高,谱能量绝大部分集中于主瓣内,故本文选用HAMMING窗用于滤波器的设计。图1是符合上述指标要求的滤波器的幅度响应曲线,可以看出阻带衰减是48dB,是符合设计要求的。图2FIR算法流程图Fig.2FIR
7、algorithmicflowchart图1幅度响应曲线Fig.1Magnituderesponse3基于MATLAB的FIR滤波器设计为获得良好的FIR滤波器,利用MATLAB进行了仿真实验。使用MATLAB进行滤波器设计的算法如下:(1)通过函数ideal(fc,M)来计算理想脉冲响A—为未加噪声的原图;B—为白噪声;应hd;C—加噪后的图形;D—为滤波后的图形(2)通过HAMMING窗来实现FIR滤波器,即图3FIR滤波器仿真波形Fig.3FIRfiltersimulationwavemodeh=hd·3ha
8、mming(M)’;M(3)根据公式y(n)=∑x(n)h(M-n+1)实n=1现滤波功能。4基于FPGA的FIR滤波器的实现图2是基于该算法的流程图,其中M是滤波器的长度,fc是理想滤波器截止频率,h(t)是脉冲响411设计的过程应,hd(t)是理想滤波器冲激响应,X’是输入的M图4是用FPGA实现FIR滤波器的结构框图。模位的转置。m是输入信号的长度。图
