电工电子综合实验II,数字计时器的设计

电工电子综合实验II,数字计时器的设计

ID:38342243

大小:896.00 KB

页数:23页

时间:2019-06-10

电工电子综合实验II,数字计时器的设计_第1页
电工电子综合实验II,数字计时器的设计_第2页
电工电子综合实验II,数字计时器的设计_第3页
电工电子综合实验II,数字计时器的设计_第4页
电工电子综合实验II,数字计时器的设计_第5页
资源描述:

《电工电子综合实验II,数字计时器的设计》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、黄凯0807390126目   录I、设计要求………………………………………………2II、各元件引脚布局图及逻辑功能………………………4III、各单元设计方法、过程、逻辑图…………………13IV、完整计时器电路图…………………………………19V、参考资料……………………………………………2123黄凯0807390126电工电子综合实验II——数字计时器的设计I、设计要求一、实验目的:1、掌握常见集成电路工作原理和使用方法。2、学会单元电路设计与组合方法。二、实验要求:实现00分00秒~59分59秒数字计时器。三、实验内容:1、设计实现信号源电路(f1=1Hz,f2=2Hz,f3=50

2、0Hz,f4=1KHz)。2、设计实现00分00秒~59分59秒数字计时器(计数、译码、显示)。3、设计实现快速校分电路(K1,2Hz,校分时秒停止,含防抖动功能)。4、设计实现可在任意时刻复位(K2)。5、设计实现整点报时电路(59分53秒、59分55秒、59分57秒【三低~f3】,59分59秒【一高~f4】)。6、整体完成00分00秒~59分59秒数字计时器电路。四、实验器材:1、集成电路:NE555一片(多谐振荡)CD4040一片(分频)CD4518两片(8421BCD码十进制计数器)CD4511四片(译码)74LS00三片(与非)74LS20一片(4输入与非)74LS21三片

3、(4输入与门)74LS74一片(D触发)23黄凯08073901261、电阻:1KΩ一只3KΩ一只150Ω四只2、电容:0.047uf一只3、共阴极双字屏两块。一、数字计时器逻辑框图:报时电路信号源电路控制器电路译码显示电路00分00秒~59分59秒计时器电路f1=1Hz校正复位f2=2HzK2K10101f3=500Hzf4=1KHz23黄凯0807390126II、各元件引脚布局图及逻辑功能一、NE555一片(多谐振荡):1、引脚布局图:图1NE555引脚布局图2、内部结构图:图2NE555内部结构图3、逻辑功能说明:NE555是在电子科技行业广为应用的一种集成电路,用途十分广泛

4、。在本电路中,构成时钟发生器,是整个电路的核心。其引脚布局图如图1所示。其中引脚1为接地端,引脚2和引脚6为输入端,引脚3为输出端,引脚4为复位清零端,引脚5为调整端(通常空置或通过一个电容接地),引脚7位放电端,引脚8为电源。23黄凯08073901261、逻辑功能表:(引脚4)Vi1(引脚6)Vi2(引脚2)VO(引脚3)0××01>Vcc>Vcc01Vcc不变表1NE555逻辑功能表一、CD4040一片(分频):1、引脚布局图:图3CD4040引脚布局图2、内部结构图:图4CD4040内部结构图23黄凯08073901261、逻辑功能说明:CD40

5、40是一种常用的12分频集成电路。当在输入端输入某一频率的方波信号时,其12个输出端的输出信号分别为该输入信号频率的2-1~2-12,在电路中利用其与NE555组合构成脉冲发生电路。其内部结构图如图4所示。引脚图如图3所示,其中VDD为电源输入端,VSS为接地端,CP端为输入端,CR为清零端,Q1~Q12为输出端,其输出信号频率分别为输入信号频率的2-1~2-12。一、CD4518两片(8421BCD码十进制计数器):1、引脚布局图:图5CD4518引脚布局图2、内部结构图:图6CD4518内部结构图3、逻辑功能说明:23黄凯0807390126CD4518时一种常用的8421BCD

6、码加法计数器。每一片CD4518集成电路中集成了两个相互独立的计数器,每个计数器的内部结构图如图6所示。1、逻辑功能表:输入输出CRCPENQ3Q2Q1Q0清零1××0000计数0↑1BCD码加法计数保持0×0保持计数00↓BCD码加法计数保持01×保持表2CD4518逻辑功能表一、CD4511四片(译码):1、引脚布局图:图7CD4511引脚布局图2、内部结构图:图7CD4511内部结构图23黄凯08073901261、逻辑功能说明:CD4511是一种8421BCD码向8段数码管各引脚码的转换器。当在其四个输入端输入8421BCD码时,其7个输出端可直接输出供7段数码管使用的信号。

7、BI:4脚是消隐输入控制端,当BI=0时,不管其它输入端状态如何,七段数码管均处于熄灭(消隐)状态,不显示数字。LT:3脚是测试输入端,当BI=1,LT=0时,译码输出全为1,不管输入DCBA状态如何,七段均发亮,显示“8”。它主要用来检测数码管是否损坏。LE:锁定控制端,当LE=0时,允许译码输出。LE=1时译码器是锁定保持状态,译码器输出被保持在LE=0时的数值。A1、A2、A3、A4、为8421BCD码输入端。a、b、c、d、e、f、g:为译码输出端

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。