第5章 ASIC设计验证

《第5章 ASIC设计验证》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第5章ASIC设计验证5.1验证的概念5.2功能验证技术5.3静态时序分析5.4形式验证技术5.5DFT技术5.1验证的概念什么是设计验证？验证的目是为了保证设计实现提供的功能特性是正确的，是与设计规格书中定义的功能特性保持一致。验证的目标在于证明设计没有错误。然而事实上验证只能证明某些设计错误存在或不存在，验证是一个穷举设计中可能存在的错误的过程。检查设计中的错误是需要时间和资源做代价的。也就是说验证的充分性是一个利益权衡的问题。实际工作中，设计错误发现越早，设计花费的代价越小。一般来说，在VLSI设计中，设计验证需要占用整个设计过程大约一半或更多的时间。对一个设计的验证，决定采用什么样的

2、验证手段和验证策略是一个非常复杂的决策过程。业界存在着相当多的验证手段和验证策略，其中主要的验证手段可以粗略地划分为：功能仿真技术静态时序分析技术形式验证技术等主要的验证策略包括：自顶向下的验证自底向上的验证基于平台的验证基于系统接口驱动的验证验证和测试的区分：从概念和过程上，验证与测试是不同的两个环节，其操作对象和目的都不相同，如下图所示。从图中可以看出，测试的对象是硅晶片，测试它的主要目的是为了保证硅晶片中信号的物理特性正确，例如保证触发器能够正常翻转，逻辑单元的连接正确等。所以，验证和测试是专用集成电路设计过程中不同的两个阶段，在意义上要严格区分。随着IC工艺的不断发展，SOC(片上系

3、统)已成为ASIC/FPGA设计的一个重要趋势。设计变得越来越复杂，EDA业内人士普遍认为验证是产品到市场的一个瓶颈问题。百万门设计并不困难，而验证百万门的设计是一件非常难的事情。验证已经成为集成电路设计中非常重要的一个环节。验证的主要目的：就是检查时间模型是否满足时间要求，是否实现了时间所需的功能。对于集成电路来说，具体就是在时间需求规定的激励下，电路是否产生了符合功能要求的输出；以及在设计需求规定的条件下，电路是否完成正常的功能。5.2功能验证技术下图是表示验证过程的重复收敛模型，验证过程是证明设计正确的过程，验证的目的是为了保证设计实现与设计规范是一致的，保证从设计规范开始，经过一系列

4、变换后得到的网表与最初的规范是一致的，整个变换的过程是正确的。图：验证过程模型功能验证的实现包括用软件仿真的方法测试和用硬件加速的方法测试。其中涉及的主要问题有：如何正确进行行为级硬件语言描述、搭建测试环境、激励与响应、软硬件协同访真等。功能验证的方法主要有三种：黑盒法白盒法灰盒法建立测试环境也就是仿真过程中的编写测试激励软件代码，也称为testbench。它是为逻辑设计仿真而编写的代码，它能直接同逻辑设计接口，向逻辑设计施加激励，并检测其输出，如下图所示。1测试环境建立testbench通常使用VHDL、Verilog、C或者OpenVera编写，同时还能调用外部的文件和C函数。testb

5、ench可以使用与逻辑设计不同的描述语言，仿真器通常都提供不同描述语言的混合仿真。把能够自动判断设计的真实响应与期望的输出是否一致的testbench被称为自检查的测试平台。能够进行自检查的testbench非常方便对设计的调试。testbench一般用硬件描述语言verilogHDL，VHDL实现，也可以包含C语言或C++语言产生的激励数据等。黑盒验证的示意图如下所示，它不知道设计内部的实现细节，所有验证的内容都是通过设计对外接口完成的。验证工程师不关心（或者说不需要知道）设计的内部结构和设计内部状态。黑盒验证缺乏可控性和可观察性，它通常很难将电路驱动到预定的状态组合或隔离某些功能，它难于

6、观察设计各个部分对激励的响应情况以确定仿真失败的问题所在。2黑盒验证法:百盒验证的示意图如下所示，它要求对所要验证的设计内部结构和实现细节都非常消楚，并可以进行完全的控制和观测，这种方式的好处是可以迅速建立想要的电路状态，隔离特定的功能，它能够很容易地观察设计每个部分对激励的响应情况，能够及时报告验证结果与预期结果的差异。这种方式的缺点在于需要验证工程师知道设计实现的细节，什么样的激励条件，应该观测到什么样的测试结果。3白盒验证法:4灰盒验证法:灰盒验证是在知道设计细节的情况下采用黑盒验证的测试用例。它是黑盒验证和白盒验证的折中，它弥补了黑盒验证调试效率较低，对设计部分特性验证不充分的缺点，

7、同时又保留了白点验证所不具有的良好的可移植性。灰盒验证和黑盒验证一样只能通过设计对外接口、特殊引脚或性能寄存器、测试寄存器等输出结果判断设计的正确性。目前大部分ASIC设计者采用传统的门级逻辑仿真来验证其设计的电路在时序和功能上的正确性，对于功能复杂、规模较大的ASIC设计，这种方式存在着以下一些显著的缺点：（1）门级逻辑仿真对于验证电路时序的正确性在很大程度上依赖于测试向量的完备性，这一点也是最重要的一点。