《CMOS集成电路》PPT课件

《CMOS集成电路》PPT课件

ID:38590285

大小:366.50 KB

页数:35页

时间:2019-06-15

《CMOS集成电路》PPT课件_第1页
《CMOS集成电路》PPT课件_第2页
《CMOS集成电路》PPT课件_第3页
《CMOS集成电路》PPT课件_第4页
《CMOS集成电路》PPT课件_第5页
资源描述:

《《CMOS集成电路》PPT课件》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第五章 无源与有源电流镜1简单偏置的电流源上式说明Iout受很多因素影响:电源、工艺(不同晶片VTH可能会有100mV的误差)、温度(n,VTH都受温度的影响)。因此Iout很难确定。特别是为使M1消耗较少的电压余度而采用较小的偏置电压时,这个问题更严重。例如,若Von1=200mV,VTH有50mV的误差就会使输出电流产生44的误差。如何产生精度、稳定性均较好的电流源?2用基准来产生电流源用相对较复杂的电路(有时需要外部的调整)来产生一个稳定的基准电流IREF。在模拟电路中,电流源的设计是基于对一个稳定的基准电流IREF的复制(IREF常由基准电路(第11章)产生,这里不作

2、讨论),从而得到众多的电流源。现在我们关心的是,如何产生一个基准电流的精确复制呢?3基准电流的简单“复制”基本电流镜基本电流镜中,若不考虑沟道调制效应:该式表明Iout是IREF的复制且不受电源电压、温度和工艺的影响。事实上,VDS1通常是不变的,而VDS2与Iout连接的节点电压有关,一般而言,这个节点的电压是随输入信号变化而变化的,0时,Iout不可能是IREF的“精确”复制。电流镜有何用途?4电流镜运用举例5基本电流镜的误差电流镜中所有MOS管取相同的沟道长度L,以减小源漏区边缘扩散(LD)所产生的误差。Iout如何精确复制Iref?6基本共源共栅电流镜选择Vb使VX=V

3、Y,Iout即是IREF的精确复制!即使VP变化,因VY=VP/(gm3r03),故VXVY,IoutIREF。注意,这是靠牺牲电压余度来获得的精度!M0、M3选择合适的宽长比使VGS0=VGS3,则VX=VY。7基本共源共栅电流镜的摆幅问题例5.4画出VX从一个大的正电压下降时IX和VB的草图。当M3刚退出饱和时VDS3=Von3,因M3退出饱和以前可以认为VB基本不变(△VB≈△VA/(gm3r03)),即VB=VA=VGS1(2),故当M3刚退出饱和时有:这比M2和M3同时退出饱和时的:VXmin=Von3+Von2大了一个开启电压VT这在低电源电压运用中是一个很大的

4、电压损失!M2退出饱和M3退出饱和8基本共源共栅电流镜摆幅损失的原因分析基本共源共栅电流镜输出摆幅损失了一个阈值电压VT的原因不难发现:由于M3退出饱和时VB基本不变,故为使:VXmin=Von3+Von2必须使M2在正常工作时VB≈Von2(1),由于VA=VB,也即VA≈Von2(1),然而在基本共源共栅镜中VA=VGS1=Von1+VT,显然,为减小基本共源共栅电流镜输出摆幅的损失必须减小VA的大小。9低压共源共栅电流镜的原理上图中VA=VGS1-VDS2,若选取VDS2≈VT,则:VB=VA≈Von1(3),于是:VXmin=Von4+Von3,比基本共源共栅电流镜减小了一

5、个阈值电压VT,低压共源共栅电流镜由此得名。10低压共源共栅电流镜Vb的产生左图中,若(W/L)1〜4=1,(W/L)5=1/4,记Von=VGS-VT,若不考虑沟道调制效应,则:VGS1〜4=VT+Von。∵VC=VT+2Von∴VA=VB=Von∴V0min=2Von该电路的缺点是为给M3和M4产生合适的偏置增加了M5支路,这给电路带来了附加功耗。下面介绍实用自偏置低压共源共栅电流镜。11实用自偏置低压共源共栅电流镜例:假定左图所有MOS管的开启电压均为VT,若使M1~M4均饱和,IREF应满足什么要求?M3饱和时,VE≥VC-VT,即:VR=VC-VE=IREFR≤VT,故:

6、M1饱和时,VD≥VA-VT,又因为:(1)式有解要求:12例:假定==0,IR=100uA,nCox=1.4410-5AV-2M1~M8的(W/L)均为400u/5u,完成如下问题:1.求图(1)电路的Vomin,并求VA,VB的值。2.求图(2)电路的Vomin,并求VC,VD以及电阻R的值13带有源电流镜的差动对该电路的重要特性是将差动输入信号变成了单端输出信号,完成了“双—单端”变换也称“有源”负载14有源负载差动对的大信号分析大信号时,V0max=VDD,V0min=0V0min≥Vin-VTM2饱和要求:上式表明小信号时V0min依赖于输入共模电平的大小,为得

7、到最大输出摆幅,输入共模电平必须尽可能低,输出摆幅与输入共模电平之间的矛盾是该电路的一个缺陷。静态时(Vin1=Vin2),如果电路完全对称,则VF=Vout,证明如下:假定VF>Vout(即ID3ID2,因ID1=ID3,ID2=ID4,故ID3>ID4,这与假设矛盾;反之也成立,故必有VF=Vout15有源负载差动对的不对称摆幅Rin=1/gm3Rin=r04为理解有源差动对的不对称摆幅,假定=0,则流过M1、M2的小信号电

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。