南理工EDA(Ⅱ)实验报告__——多功能数字钟设计

《南理工EDA(Ⅱ)实验报告__——多功能数字钟设计》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、EDA（Ⅱ）实验报告——多功能数字钟设计指导老师：谭雪琴学院：自动化学院班级：9121102002姓名：袁佳泉学号：912110200330摘要16该实验是利用QuartusII软件设计一个数字钟，进行试验设计和仿真调试，实现了计时，校时，校分，清零，保持和整点报时等多种基本功能，并下载到SmartSOPC实验系统中进行调试和验证。报告将介绍设计思路与过程，并对每个模块化进行波形输入输出的分析与检验。关键字：Quartus数字钟多功能仿真AbstractThisexperimentistodesignadigitalclockw

2、hichisbasedonQuartussoftwareandinwhichmanybasicfunctionsliketime-counting,hour-correcting,minute-correcting,reset,time-holdingandbellingonthehour.Andthenvalidatedthedesignontheexperimentalboard.Wewilltalkaboutthewaywedesigntheclockandanalyzetheinputandoutputofeachmod

3、ule.Keywords:QuartusDigital-clockMulti-functionSimulate一、设计要求1.16设计一个数字计时器，可以完成00:00:00到23:59:59的计时功能，并在控制电路的作用下具有保持、清零、快速校时、快速校分、整点报时等基本功能。1.具体要求如下：1)能进行正常的时、分、秒计时功能，最大计时显示23小时59分59秒。2)分别由六个数码管显示时分秒的计时。3)K1是系统的使能开关，K1=0正常工作，K1=1时钟保持不变。4)K2是系统的清零开关，K2=0正常工作，K2=1时钟的分、

4、秒全清零。5)在数字钟正常工作时可以对数字钟进行快速校时和校分。K3是系统的校分开关，K3=0正常工作K3=1时可以快速校分；K4是系统的校时开关，K4=0正常工作，K4=1时可以快速校时。2.设计提高部分要求时钟具有整点报时功能，当时钟计到59’51”时开始报时，在59’51”,59’53”,59’55”,59’57”时报时频率为500Hz,59’59”时报时频率为1KHz。3.仿真与验证用Quartus软件对设计电路进行功能仿真，并下载到实验板上对其功能进行验证。一、工作原理数字计时器是由计时电路、译码显示电路、脉冲发生电路

5、和控制电路等几部分组成的，控制电路按要求可由校分校时电路、清零电路和保持电路组成。其中，脉冲发生电路将试验箱提供的48Mhz的频率分成电路所需要的频率；计时电路与动态显示电路相连，将时间与星期显示在七段数码管上，并且驱动蜂鸣器整点报时；校时校分电路对时、分提供快速校时；清零电路作用时，系统的分秒时同时归零；保持电路作用时，系统停止计时并保持时间不变。其原理框图如图所示：计时电路校分校时电路脉冲发生电路译码显示电路报时电路清零电路16三、系统子模块设计3.1脉冲发生电路3.11原理说明硬件仅提供48MHz的时钟源，将其经过分频得出

6、实验需要的各频率时钟源，二分频、三分频、十分频均用74163实现。八分频以及1000分频利用前面的模块实现A）二分频模块设计二分频由74163实现，原理图，波形图如图3.1所示，图3.1B）三分频模块设计三分频由74163实现，原理图，波形图如图3.2所示16图3.2C）八分频模块设计八分频三个二分频级联而成，原理图，波形图如图3.3所示D)十分频模块设计十分频由74163及二分频实现，原理图，波形图如图3.4所示16图3.4E）1000分频模块设计1000分频三个十分频级联而成，原理图，如图3.5所示图3.5F）脉冲发生器电路

7、图如图3.6所示封装成元器件：图3.6163.2计时模块计时电路包括秒，分，时三个模块，依次进位。其中秒和分的模块类似，都是一个模六十计数器，时模块是一个模24计数器。设计时采用的是异步计数器，它们所接的时钟信号均为1hz。a)秒计时模块两个74160芯片进行级联，第一个74160芯片进行模10计数，第二个74160芯片进行模6计数，两个芯片级联完成模60计数。当秒计时至59秒时LDN接入低电平将秒个位及秒十位置零，同时产生进位信号传给分钟的个位。其波形图为：b)分计时模块16观察可发现其结构与秒计时模块基本一致，当分计时至59

8、分时LDN接入低电平将分个位及分十位置零，同时产生进位信号传给时钟的个位。但可以看到，分钟时钟信号是由开关及秒的进位信号来控制，因此实现的是异步计数。波形图与秒计时模块的相类似。a)时计时模块16时计时模块与秒，分模块类似，只是进位信号要设计在23时置零进位。同