多路复用器与比较器的设计与仿真

《多路复用器与比较器的设计与仿真》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、实验五多路复用器与比较器的设计与仿真一、实验目的1．通过实验再次学习VHDL这一有用的语言。2.运用VHDL语言来设计和仿真，更好的了解四选一多路复用器的逻辑特性。3.运用VHDL语言来设计和仿真，更好的了解4位大小比较器的逻辑特性。二、实验内容1．参照芯片74LS153的电路结构，用逻辑图和VHDL语言设计四选一多路复用器；2．从Maxplus中取7485器件（比较器）进行仿真与分析；用VHDL语言设计4位比较器，接着进行仿真与分析。三、实验方法1、了解74135的逻辑功能。1．74153：4选1多路复用器（4to1Multiplexer），又叫4

2、选1数据选择器·用途：可以对多个输入信号进行选择。电视机里的频道转换开关就是一个多路开关。逻辑图如下：·VHDL程序2.7485：4位大小比较器逻辑图如下：四实验过程一．仔细预习实验，认真完成实验报告，以便充分利用课堂时间，在最短的时间内达到最好的效果。二．通过VHDL数据流描述，得到波形图。三．对得到的波形图进行分析，研究。四．用FPGA验证结果的正确性。具体如下一VHDL程序1．启动MaxplusII2．新建一个文本编辑文件，输入设计的VHDL语言3．编译。点击fileàsaveas,保存文件，扩展名为vhd，选择芯片类型为EPF10K20TI1

3、44-4，保存并编译，出现0error，0warnings则编译通过。4．仿真波形。点Max+plusIIàWaveformeditor,出现波形图的设置界面，然后点NodeàEnterNodesfromSNFàlist,将输入输出端添加到界面，并设置其周期和输入波形，保存后，点Max+plusIIàSimulator，即可仿真出输出的波形。5编译。点击fileàsaveas,保存文件，选择芯片类型为EPF10K20TI144-4，保存并编译，出现0error，0warnings则编译通过。6．设计芯片。点Max+plusIIàFloorplaned

4、itor，将UnassignedNodes&栏中，电路的输入输出节点标号直接用鼠标“拖到”想分配的引脚上(a:88,b:89,c:12),点Max+plusIIàprogrammeràconfiguer,然后就可以操作试验箱，观察的工作情况。二逻辑图步骤1、启动MAXPLUSII2、建立工程项目：File

5、Project

6、Name在Driver和Directories栏目中选择工程存放的路经在ProjectName栏目中输入工程名，单击OK按键确定。3、新建一个图形设计文件：选择File

7、New，在图中选择GraphicEditorfile进入到MA

8、XPLUSII的图形编辑器。4、输入电路元件在图中的空白处双击（鼠标左键），或者选择Symbol

9、EnterSymbol，在图SymbilName栏中输入电路元件名。5将电路所需的全部元件摆放到适当的位置6、连接电路中的连线，将光标移到待连线处，单击鼠标左键后，再移动光标到待连线的另一处，再次单击左键，即可生成一条连线。用以上方法，连接电路中所有要连的连线。7、选择File

10、SaveAs项，保存设计的文件8、选择使用的CPLD芯片选择Assign

11、Device项，故在Device对话框中，选：芯片型号。9、编译设计文件，选择Max+PlusII

12、Co

13、mplier，打开编译器。单击Start按键后，如果编译通过，会出现“0errors”和“0warnings”字样。选择Max+PlusII

14、Floorplaneditor，打开底层编辑器，进行引脚分配设计。将UnassignedNodes&栏中，电路的输入输出节点标号直接用鼠标“拖到”想分配的引脚上。10、引脚分配后，再编译。·波形图一：四选一多路复用器二．4位大小比较器芯片引脚分配一：四选一多路复用器二．4位大小比较器五实验结论通过对波形图分析与研究可得到下面的表格InputsOutputsSelectYA其他0000C0001C1010C201

15、1C3四选一多路复用器是一种数据开关，它可以将4个数据源之一连接到输出端。只在电路中有非常重要的应用。这对于电路的智能控制具有非常重要的意义，是整个电路的基础。4位大小比较器是用来比较4个数字的大小并指示的电路。这是第五次试验了，试验箱的总是循环的亮的问题已经得到了解决，是在一个同学的实验报告上看到的，这验证了老师经常说的同学们要互帮互助，才能在学习方面达到最好的效果。这次试验没遇到别的问题，总体来说还算顺利。