毕业论文--基于FPGA的逻辑分析仪设计与实现

毕业论文--基于FPGA的逻辑分析仪设计与实现

ID:38981099

大小:1.10 MB

页数:37页

时间:2019-06-22

毕业论文--基于FPGA的逻辑分析仪设计与实现_第1页
毕业论文--基于FPGA的逻辑分析仪设计与实现_第2页
毕业论文--基于FPGA的逻辑分析仪设计与实现_第3页
毕业论文--基于FPGA的逻辑分析仪设计与实现_第4页
毕业论文--基于FPGA的逻辑分析仪设计与实现_第5页
资源描述:

《毕业论文--基于FPGA的逻辑分析仪设计与实现》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、大连东软信息学院本科毕设计(论文)论文题目:基于FPGA的逻辑分析仪设计与实现系所:电子工程系专业:电子信息工程(集成电路设计与系统方向)学生姓名:学生学号:指导教师:导师职称:副教授完成日期:2014年4月28日大连东软信息学院DalianNeusoftUniversityofInformatio大连东软信息学院毕业设计(论文)摘要基于FPGA的逻辑分析仪设计与实现摘要逻辑分析仪在数字系统调试中起着巨大的作用,但是一般的硬件逻辑分析仪价格十分昂贵,这很大程度上限制了它的市场范围。为了使更多用户使

2、用到逻辑分析仪,本文在虚拟仪器技术、FPGA技术基础上,设计了基于FPGA的逻辑分析仪。通过对计算机技术、传感器技术、数字处理等技术进行整合,设计了该逻辑分析仪,该技术调动了丰富的计算机软硬件资源,突破了数据处理以及存储等方面的限制,是当今仪器发展的趋势。本系统设计的逻辑分析仪将FPGA技术与虚拟仪器技术相结合,突出了新技术在智能仪器应用中的优势。该虚拟逻辑分析仪的价格只为传统逻辑分析仪的十分之一,是一款实用的数字测试仪器。本文首先探讨了逻辑分析仪的工作原理及需求分析,并在此基础上,确定了逻辑分析

3、仪的整体方案。之后在QuartusII的开发环境中使用VerilogHDL语言对模块进行了编码,以实现所需的功能。本设计主要由三大部分组成,时钟模块,采集模块,VGA显示模块。其中采集模块是整个设计的核心部分,该模块主要由检测电路,触发电路,采集电路,移位寄存器组成。最终,使用QuartusII结合modelsim对系统功能进行了一系列的仿真测试,验证了本逻辑分析仪功能与设计相符,具有变频采样时钟和多路采样通道。本逻辑分析仪使用液晶显示器作为波形显示屏幕,用FPGA控制其接口、数据传输及数据的显示

4、,因而实时采样波形的显示效果良好,这标志着未来逻辑分析仪一个新的发展趋势。关键词:FPGA,逻辑分析仪,VerilogHDLIV大连东软信息学院毕业设计(论文)AbstractTheDesignandImplementationofLogicAnalyzerBasedonFPGAAbstractLogicanalyzerplaysahugeroleinthedebuggingofdigitalsystem,butthepriceoflogicanalyzeringeneralisveryexpen

5、sive,whichseriouslyaffecteditpopularity.Inordertomakemoreuserstousethelogicanalyzer,ThedesignofalogicanalyzerbasedonthevirtualinstrumenttechnologyandFPGAtechnology.Thedesignthelogicanalyzerthroughtheintegrationofcomputertechnology,sensortechnology,dig

6、italprocessingtechnologyandfullymobilizethesoftwareandhardwareresources,whichbreakthroughdataprocessingandstorageandotheraspectsanditisthetrendofinstrumentdevelopment.ThelogicanalyzercombinesFPGAtechnologyandvirtualinstrumenttechnology,whichusesnewtec

7、hnologytohighlighttheadvantagesofsmartinstrumentationapplications.VirtualLogicAnalyzerisatenthofthepriceoftraditionallogicanalyzer,itisapracticaldigitaltestequipment.Firstly,thepaperdiscussestheprinciple,theoveralldesignscheme,andthedemandanalysisofth

8、elogicanalyzer.Secondly,inordertoachievethedesiredfunctionalityhasbeenencodedusingVerilogHDLlanguageintheQuartusIIdevelopmentenvironment.Thedesignmainlyconsistsofthreeparts,clockmodule,dataacquisitionmodule,VGAdisplaymodule.Theacquisitionmodul

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。