基本逻辑门及其应用

基本逻辑门及其应用

ID:39312630

大小:11.01 MB

页数:33页

时间:2019-06-30

基本逻辑门及其应用_第1页
基本逻辑门及其应用_第2页
基本逻辑门及其应用_第3页
基本逻辑门及其应用_第4页
基本逻辑门及其应用_第5页
资源描述:

《基本逻辑门及其应用》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、实验11基本逻辑门及其应用一、实验目的1.掌握验证逻辑门电路功能的方法。2.学习基本门电路的实际应用。3.掌握逻辑门多余输入端的处理方法。74LS835V二、实验内容1.测试门的逻辑功能2.门电路多余输入端的处理方法。3.按照表1的数据设计三个逻辑电路,并在实验箱上完成功能验证。1对于门电路逻辑功能测试的基本操作:选中一个逻辑门,将输入端接数据开关,输出端接电平指示灯。通过指示灯来观察逻辑门的输出状态。测试操作时,按照输入数据扳动开关,改变输入电平,用逻辑笔测试出对应门电路的输出电平。若其逻辑关系正确,可以使用在实验电路中,否则,不能

2、使用。2.对于多余输入端的处理方法。对于与门、与非门电路多余输入端的处理方法有基本两种。⑴多余输入端与输入端可以并联使用。⑵多余输入端可以接高电平或通过串接限流电阻接高电平。如图1所示3.或门、或非门的多余输入端的处理。⑴多余输入端与正在使用的输入端可以并联使用;⑵多余输入端可以接低电平或接地。如图2所示。一般多余端不允许悬空。对于与、与非、与或非中的与,根据A与1为A,A与A为A,可以将多余输入端通过电阻接电源,或与有用输入端并接。对于或、或非、与或非中的或,根据A或0为A,A或A为A,可以将多余输入端接地,或与有用输入端并接。图1

3、与门、与非门多余输入端的处理方法三、实验原理图(c)&+VccAFA&+VccF(a)(b)&+VccABF1kR图2或门、或非门的多余输入端的处理方法≥1+VccAF(a)A≥1+VccF(b)①用74LS00实现表1的逻辑功能,写出逻辑表达式进行化简,设计并画出逻辑电路图。表1数据表ABCF000001010011100101110111000100113.对于设计逻辑电路部分要求采用三种方案②用74LS02实现表1的逻辑功能,写出逻辑表达式进行化简,设计并画出逻辑电路图。③用74LS51(与或非形)实现表1的逻辑功能,写出逻辑表

4、达式进行化简,设计并画出逻辑电路图。以上设计要求:器件引脚标号要标明齐全。并在实验仪上验证逻辑功能。(将输入端接逻辑开关,输出端接发光二极管,通过发光二极管的状态来观察输出状态)。扩展实验用异或门74LS86设计一个四位二进制数取反电路,画出逻辑电路,要求同上。列出功能表,并通过实验验证。做仿真。五.实验内容31.电子技术综合实验仪;2.计算机;3.元器件集成电路:74LS00,74LS86,74LS51,74LS02。六、实验仪器、设备与器件1.实验目的;2.实验仪器与器件;3.按实验内容要求设计并画出逻辑图写清楚电路设计过程与完成

5、步骤。4.对实验中出现的问题和实验结果进行分析;5.写出实验体会。七、实验报告要求八、思考题1.逻辑门多余输入端应如何处理?2.逻辑门的输出端应注意哪些问题?3.能否用CMOS门驱动TTL门?为什么?器件引脚图74LS0074LS0274LS51实验12加法器及译码显示电路一、实验目的1.掌握二进制加法运算。2.掌握全加器的逻辑功能。3.熟悉集成加法器及其使用方法。4.掌握七段译码器和数码管的使用。1.基本设计任务与要求⑴设计一个一位二进制全加器(先仿真后实做)要求用74LS00和74LS86实现。⑵设计一个余3码至8421码的转换电

6、路(实做)要求用74LS83实现余3码至8421码的转换,将余3码转换成8421码的真值表如表1所示。二、设计任务与要求ABCDWXYZ00110100010101100111100010011010101111000000000100100011010001010110011110001001表1余3码转换成8421码的真值表⑶用74LS47和共阳极LED数码管组成译码显示电路(实做)在基本设计内容⑵的基础上,再进一步完成译码显示功能。表1中W,X,Y,Z作为译码器的输入,将译码器的输出接至数码管,显示十进制数码。二、设计任务与要求

7、2.扩展设计任务与要求(仅需要仿真完成)⑴设计一个2位二进制加法/减法器在一位二进制全加器的基础上,设计一个2位二进制加法/减法器。要求画出逻辑图,列出元件清单。⑵设计一个4位BCD码加法器注意:在计满10时即进位。画出逻辑图,列出元件清单。二、设计任务与要求三、实验原理1.全加器全加器是一种由被加数、加数和来自低位的进位三者相加的运算器。全加器的逻辑表达式为:AiBiCiSiCi+10000010100111001011101110010100110010111表2全加器的功能表三、实验原理2.二进制加法器利用全加器可构成二进制串行

8、进位并行输出的加法器。三、实验原理3.显示译码器显示译码器将BCD代码译成数码管所需要的驱动信号,使数码管显示出相应的数字。4.数码管数码管由七段发光二极管构成,分为共阳极、共阴极两种形式。三、实验原理四、实验仪器、设备

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。