基于FPGA自动售货机设计

基于FPGA自动售货机设计

ID:39314004

大小:254.82 KB

页数:16页

时间:2019-06-30

基于FPGA自动售货机设计_第1页
基于FPGA自动售货机设计_第2页
基于FPGA自动售货机设计_第3页
基于FPGA自动售货机设计_第4页
基于FPGA自动售货机设计_第5页
资源描述:

《基于FPGA自动售货机设计》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、毕业论文基于FPGA的自动售货机设计一、选题的根据(1)自动售货机是能够根据投入的钱币自动复活的机器,它是商业自动化的常用设备,不受时间、地点的限制,能节省人力、方便交易。现代的自动售货机的种类、结构和功能依出售的商品而异。钱币装置是售货机的核心,其主要功能是确认投入钱币的真伪,分选钱币的种类,计算金额。如果投入的金额达到购买物品的数值即发出售货信号,并找出余钱。自动售货机自动输出顾客所要的商品。因此,自动售货机在商业,食品行业越来越普及,更方便消费者购买自己所需的商品。使用方便、可靠、节省人力的自动售货机将在社会生活中成为一种趋势(2)本设计是一套结构简单,操作方便,性能可靠的自动售

2、货机产品。自动售货机电路设计采用选择商品电路、投币累加电路、比较减法报警输出电路、统计卖出商品电路等四个基本电路构成。自动售货机在接受投入钱币后,通过与商品价格比较,确定是否能够售出商品和把算出剩余的钱找回。当商品输出后售货机自动把上次傅卖商品的价格和投入的钱币的总和清零,这是才可以进行下次交易。自动售货机还应满足商家查看销售商品的总和及使其清零,和控制该售货机进行整体复位。该售货机可以帮助商家更好的销售商品,并且节省人力,获得更大的利润(3)面对当前快速商品社会,人们的时间观念越来越重,如何才能更快的购买到顾客自己所需的商品,这都是顾客和商家共同面临的问题。随着科技的发展及人们生活水

3、平的提高,自动售货机市场的发展越来越呈现出多元化及个性化的需求。通过自动售货机进行自助购物正逐渐成为市民的一种新的消费时尚,快捷方便的购物方式满足了人们在当今科技高速发展的现代社会追求高品质生活的需要。自动售货机在城市商业区、写字楼大厅、风景区、车站、码头、繁华街道等公共场所的布设能够美化亮化城市环境,方便群众生活,已经成为城市各角落的一道亮丽风景线。自动售货机已在国内普及,并成为城市现代文明程度的一种象征性标志(4)基于FPGA的自动售货机是最具有发展潜力的售货机。FPGA器件具有很多的优点,其系统的稳定性、精确性、功能的可扩展性,用它来设计可以简化大量的外围电路,提高产品的竞争力。

4、相信未来基于FPGA平台的自动售货机会有更低的成本、更小的体积、更稳定、更实用和更多功能。二、研究内容(1)硬件设计1.自动售货机的主体设计2.LED显示设计方案3.货币输入信号设计方案4.出货显示设计方案(2)软件设计1.软件设计总方案2.售货机主芯片程序设计方案3.BCD-LED七段数码显示译码器4.硬币输入信号程序设计方案5.出货显示程序设计方案6.自动售货机各部分组合连接设计(3)调试级仿真1.用Quartus2完成PFGA设计步骤2.自动售货机波形仿真结果3.自动售货机波形仿真4.输入信号处理程序波形仿真5.BCD-LED七段数码显示译码器波形仿真6.出货显示译码器波形仿真7

5、.自动售货机主芯片程序仿真波形8.下载,仿真级测试三、研究方法、技术路线、实验方案及可行性分析本文将用VHDL语言来实现,利用QuartusII强大的编译及仿真能力实现程序的仿真过程,将售货机分按模块分类,利用计数器原理来实现所投放的硬币数量来计费。此计数器将拥有加法功能,减法功能,能实现交换物品和退币功能。本设计将基于Altera公司CycloneⅡ系列SOPC-EP2C35M672模版实现硬件仿真,该硬件能够产生模拟自动售货机的信号,并且具有LCD显示模块,完全能够胜任该设计所需要的功能。在VHDL语言中,设计的原始语言可以非常简练,经过层层加强后,最终可以形成较为完善的程序。在设

6、计过程中,对系统自上而下分三个层次进行设计:第一层次是行为描述。所谓行为描述,实质上就是对整个系统的数学模型的描述。一般来说,对系统进行行为描述的仿真来发现设计过程中存在的问题。在行为描述阶段,并不真正考虑实际的操作和算法、用何种方法来实现,而是考虑系统的结构及其工作的过程是否能够达到系统设计的要求。第二层次是RTL方式描述。这一层次成为寄存器传输描述(又称数据流描述)。如前所述,用行为方式描述的系统结构的程序,其抽象程度高,是很难直接映射到具体逻辑元件结构的。想要得到硬件的具体表现,必须将行为方式描述的VHDL语言程序改写为RTL方式描述的VHDL语言程序。也就是说,系统采用RTL方

7、式描述,才能导出系统的逻辑表达式,才能进行逻辑综合。第三层次是逻辑综合。即用逻辑综合工具,将RTL方式描述的程序转换成用基本逻辑元件表示的文件(门级网络表)。此时,如果需要,可将逻辑综合的结果以逻辑原理图方式输出。此后可对综合的结果在门电路级上进行仿真,并检查时序关系。可行性分析:本论文是FPGA的实际应用,需要掌握VHDL语言,能够编写出相关程序。这次课题的选取、实现是可行的。四、进度安排和采取的主要措施阶段工作内容起止时间,备注准备论文选题

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。