CPU的结构和功能(III)

CPU的结构和功能(III)

ID:39318827

大小:1.08 MB

页数:56页

时间:2019-06-30

CPU的结构和功能(III)_第1页
CPU的结构和功能(III)_第2页
CPU的结构和功能(III)_第3页
CPU的结构和功能(III)_第4页
CPU的结构和功能(III)_第5页
资源描述:

《CPU的结构和功能(III)》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第8章CPU的结构和功能8.1CPU的结构8.3指令流水8.2指令周期8.4中断系统7/25/202118.1CPU的结构一、CPU的功能取指令分析指令执行指令,发出各种操作命令控制程序输入及结果的输出总线管理处理异常情况和特殊请求1.控制器的功能2.运算器的功能实现算术运算和逻辑运算指令控制操作控制时间控制数据加工处理中断7/25/20212二、CPU结构框图PCIR指令控制操作控制时间控制数据加工处理中断ALU寄存器中断系统1.CPU与系统总线CU时序电路寄存器ALU中断系统CUCPU控制总

2、线数据总线地址总线8.17/25/202132.CPU的内部结构8.1算术和布尔逻辑取反移位状态标志内部数据总线寄存器CU中断系统ALU控制信号…CPU7/25/202141.用户可见寄存器(1)通用寄存器三、CPU的寄存器存放操作数可作某种寻址方式所需的专用寄存器(2)数据寄存器存放操作数(满足各种数据类型)两个寄存器拼接存放双倍字长数据(3)地址寄存器存放地址,其位数应满足最大的地址范围用于特殊的寻址方式段基值栈指针(4)条件码寄存器存放条件码,可作程序分支的依据如正、负、零、溢出、进位等8

3、.17/25/202152.控制和状态寄存器(1)控制寄存器PC控制CPU操作(2)状态寄存器状态寄存器其中MAR、MDR、IR用户不可见存放条件码PSW寄存器存放程序状态字PC用户可见MARMMDRIR8.17/25/202163.举例(1)Z800016个16位通用寄存器,其中有两个被用作栈指针。有5个与程序状态有关的寄存器。8.1(2)808614个16位的寄存器。(3)MC680008个数据寄存器(可进行8位、16位和32位数据运算)9个地址寄存器(32位,其中两个可用作堆栈指针)1个P

4、C(32位)和1个状态寄存器(16位)7/25/20217四、控制单元CU和中断系统1.CU产生全部指令的微操作命令序列组合逻辑设计微程序设计硬连线逻辑存储逻辑2.中断系统参见第4篇五、ALU参见8.4节参见第6章8.17/25/202188.2指令周期一、指令周期的基本概念1.指令周期取出并执行一条指令所需的全部时间完成一条指令执行取指、分析取指阶段取指周期执行阶段执行周期(取指、分析)(执行指令)指令周期取指周期执行周期7/25/202192.每条指令的指令周期不同取指周期指令周期取指周期执

5、行周期指令周期NOPADDmemMULmem8.2取指周期执行周期指令周期…7/25/2021103.具有间接寻址的指令周期4.带有中断周期的指令周期取指周期间址周期指令周期执行周期取指周期间址周期指令周期执行周期中断周期8.27/25/2021115.指令周期流程取指周期执行周期有间址吗?有中断吗?间址周期中断周期是是否否8.27/25/2021126.CPU工作周期的标志CPU访存有四种性质取指令取地址取操作数存程序断点取指周期间址周期执行周期中断周期FEDINDDINTDCLK1FE1IN

6、D1EX1INTEXDCPU的4个工作周期8.27/25/2021131.取指周期数据流二、指令周期的数据流MDRCUMARPCIR存储器CPU地址总线数据总线控制总线IR+18.27/25/2021142.间址周期数据流MDRCUMARCPU地址总线数据总线控制总线PCIR存储器MDR8.27/25/2021153.执行周期数据流4.中断周期数据流不同指令的执行周期数据流不同MDRCUMARCPU地址总线数据总线控制总线PC存储器8.27/25/2021168.3指令流水一、如何提高机器速度1

7、.提高访存速度2.提高I/O和主机之间的传送速度提高整机处理能力高速芯片Cache多体并行I/O处理机DMA多总线通道高速器件改进系统结构,开发系统的并行性中断3.提高运算器速度高速芯片改进算法快速进位链7/25/202117二、系统的并行性时间上互相重叠2.并行性的等级指令级(指令之间)(指令内部)过程级(程序、进程)两个或两个以上事件在同一时刻发生两个或两个以上事件在同一时间段发生并行1.并行的概念粗粒度软件实现细粒度硬件实现并发性同时性8.37/25/202118取指令3执行指令3三、指令

8、流水原理2.指令的二级流水1.指令的串行执行取指令取指令部件完成总有一个部件空闲指令预取若取指和执行阶段时间上完全重叠指令周期减半速度提高1倍…执行指令执行指令部件完成取指令1执行指令1取指令2执行指令2取指令3执行指令3取指令2执行指令2取指令1执行指令18.37/25/202119必须等上条指令执行结束,才能确定下条指令的地址,造成时间损失3.影响指令流水效率加倍的因素(1)执行时间>取指时间(2)条件转移指令对指令流水的影响解决办法?取指令部件指令部件缓冲区执行指令部件猜测法8.37/25

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。