MS320C54x的硬件结构DSP技术与应用实例第

MS320C54x的硬件结构DSP技术与应用实例第

ID:39336631

大小:312.61 KB

页数:24页

时间:2019-07-01

MS320C54x的硬件结构DSP技术与应用实例第_第1页
MS320C54x的硬件结构DSP技术与应用实例第_第2页
MS320C54x的硬件结构DSP技术与应用实例第_第3页
MS320C54x的硬件结构DSP技术与应用实例第_第4页
MS320C54x的硬件结构DSP技术与应用实例第_第5页
资源描述:

《MS320C54x的硬件结构DSP技术与应用实例第》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、2.1结构概述2.2总线结构2.3中央处理器2.4中央存储器2.5片内外围设备2.6复位电路第2章TMS320C54x的硬件结构2.1结构概述型号电压(V)片内存储器片内外设指令周期(ns)封装形式RAM1(千字)ROM(千字)串行口定时器主机接口引脚类型TMS320C5415.0528223125100TQPFTMS320LC5413.3528223120/25100TQPFTMS320C5425.0102231√25128/144TQPFTMS320LC5423.3102241√20/25100TQPF

2、TMS320LC5433.310224120/25128TQPFTMS320LC5453.36487251√20/25128TQPFTMS320LC545A3.36487251√15/20/25100TQPFTMS320LC5463.3648725120/25100TQPFTMS320LC546A3.3648725115/20/25144BGA/TQPFTMS320LC5483.3322251√15/20144TQPF/BGATMS320LC5493.33216361√12.5/15144TQPF/BGAT

3、MS320VC5493.3(内核2.5)3216361√10144TQPF/BGATMS3220VC54023.3(内核2.8)16422√10144TQPF/BGATMS3220VC54093.3(内核2.8)32431√10144TQPF/BGATMS3220VC54103.3(内核2.5)64631√10144TQPF/BGATMS3220VC54203.3(内核2.8)100061√10144TQPF/BGA1.TMS320C54xDSP的主要特性2.TMS320C54x的硬件结构框图控制界面系统控

4、制程序地址控制数据地址控制乘法器加法器算术逻辑运算桶形移位器程序/数据存储器串行口并行口定时器计数器中断I/O扩展口中央处理器比较器特殊功能寄存器存储控制界面外设控制界面PABPBCABCBDABDBEABEB它围绕8条总线由10大部分组成:2.2总线结构1.总线数目与作用1条程序总线(PB):传送取自程序存储器的指令代码和立即操作数3条数据总线(CB、DB和EB):将内部各单元连接在一起4条地址总线(PAB、CAB、DAB和EAB):传送执行指令所需的地址2.各种方式所用到的总线读/写方式地址总线程序总线

5、数据总线PABCABDABEABPBCBDBEB程序读√√程序写√√单数据读√√双数据读√√√√长数据(32位)读√(hw)√(lw)√(hw)√(lw)单数据写√√数据读/数据写√√√√双数据读/系数读√√√√√√外设读√√外设写√√2.3中央处理器中央处理器(CPU)由运算部件和控制部件组成:(1)一个40位的算术逻辑单元(ALU)(2)两个40位的累加器(ACCA和ACCB)(3)一个桶形移位器(4)17×17位乘法器(5)40位加法器(6)比较、选择和存储单元(CSSU)(7)指数编码器(8)各种C

6、PU寄存器CB15~CB0DB15~DB0暂存器T符号控制符号控制乘数Y乘数XXY算术逻辑单元(ALU)累加器A累加器B乘数MAC输出移位器输出2.3.1运算部件1.算术逻辑单元(ALU)39~3231~1615~0累加器AAGAHAL保护位高阶位低阶位39~3231~1615~0累加器BBGBHBL保护位高阶位低阶位2.累加器累加器A和B都可分成3个部分:累加器在CPU中的表示:来自累加器ACB15~CB0DB15~DB0符号控制桶形移位器(-16~31)写选择MSW/LSW乘法器MUX来自累加器BTC(

7、测试位)CSSUALUSXMT:-16~31ASM(4~0):-16~15指令寄存器立即数:-16~15或0~15EB15~EB03.桶形移位器0来自累加器A溢出(OVA/OVB)结果0(ZA/ZB)加数Y加数XCB15~CB0DB15~DB0PB15~PB0暂存器T符号控制符号控制XY乘法器(17×17)小数/整数0检测舍入状态加法器(40)来自累加器B溢出模式(OVM)至累加器A/B乘数乘数Y乘数X4.乘法器/加法器单元累加器A比较COMP写选择MSW/LSW乘法器MUX累加器BCSSUEB15-EB0

8、状态移位TRN测试TC桶形移位器5.比较、选择和存储单元6.指数编码器指数编码器是用于支持单周期指令EXP的专用硬件。在EXP指令中,累加器中的指数值能以二进制补码的形式存储在T寄存器中,范围为8~31位。指数值定义为前面的冗余位数减8的差值,即累加器中为消除非有效符号位所需移动的位数。当累加器中的值超过32位时,该操作将产生负值。【例】EXPA;(冗余符号位-8)→T寄存器STT,EXPONET;将指数值存到数

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。