《ASIC设计流程》PPT课件

《ASIC设计流程》PPT课件

ID:39345191

大小:307.10 KB

页数:33页

时间:2019-07-01

《ASIC设计流程》PPT课件_第1页
《ASIC设计流程》PPT课件_第2页
《ASIC设计流程》PPT课件_第3页
《ASIC设计流程》PPT课件_第4页
《ASIC设计流程》PPT课件_第5页
资源描述:

《《ASIC设计流程》PPT课件》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、ASIC设计流程谭科民2001年8月16日1.可行性研究2.系统设计3.模块设计4.系统整合5.验证6.预布局布线7.后仿真8.布局布线9.流片10.测试11.量产1.可行性研究市场成本设计能力1.1设计能力设计人员数字电路模拟电路混合电路软硬件2.系统设计设计方式功能设计模块划分2.1设计方式自主开发产品替代FPGA转换2.2功能设计ZPC01芯片:1.网同步功能2.系统定时功能3.RF控制功能4.QPSKModem控制接口功能5.网络接口功能6.DSP接口功能7.基带数据收发功能8.CPU接口功能9.测试支持功能2.3模块划分ZPC01芯片的模块:1BOOTDEC2DSP

2、DECREG3QPSKCLOCK4TIMING5UINT6QPSKSR7ADSAMPLE8CPUDECREG9RECRFPLL10TEST3.模块设计电路设计代码实现功能验证电路综合综合后的功能验证3.1电路设计功耗电路面积可测性3.1.1功耗通过适当的电路设计,可以减小电路的功耗。3.1.2电路面积尽量调用加工厂家的宏单元在保证逻辑的情况下,尽量简化电路。3.1.3可测性扫描链计数器常数的补值3.2代码实现//--=======================ZTEICCO.LTD.==============================--////Informatio

3、ncontainedinthisConfidentialandProprietaryworkhasbeenobtainedbyZTEICCO//LTD。ThisSoftwaremaybeusedonluasauthorizedbyalicensingagreementfromLimited//COPYRIGHT(C)2001ZTEICDESIGNLimited//ALLRIGHTSRESERVED//Theentirenoticeabovemustbedisplayedonallauthorizedcopies.//Copiesmaybemadeonlytotheextend

4、edconsentbyalicensingagreement//fromZTEICLimited.//------------------------------------------------------------------------------//ProjectandControlInformation//------------------------------------------------------------------------------//ProjectName:ZPCO1//LastVersion:1.0//ThisVersion:1.

5、1//Thismodulename:Adsample_rd_cs//Thisfilegeneratedby:Tankemin-2000/12/16//Thisfileupdatedby:Tankemin-2001/03/09//------------------------------------------------------------------------------//IncludedContentsinthisModule//Fileformat:Verilog//Includefilename(s)://IncludeModule(s)Name://Fun

6、ctionBlock(s)Name://TaskBlock(s)Name//=============================================================`timescale1ns/1ns//------------------------------------------------------------------------------moduleAdsample_rd_cs(//inputfromtheclockchipoutsideCLK_19M2,//outputtoAdsample_ram_wraddrandthe

7、chipoutsideADRDnAD_DATA_REG);//InputsinputCLK_19M2;//thesystemmainclockinputSAMPLE_OUT;//thestartupsignalforADsampling//OutputsoutputADRDn;//thewriteclockoftheadramoutputADCSn;//thechipselectsignalforad//--------------------------------------------------

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。