《半导体存储器》PPT课件(I)

《半导体存储器》PPT课件(I)

ID:39424928

大小:673.60 KB

页数:55页

时间:2019-07-03

《半导体存储器》PPT课件(I)_第1页
《半导体存储器》PPT课件(I)_第2页
《半导体存储器》PPT课件(I)_第3页
《半导体存储器》PPT课件(I)_第4页
《半导体存储器》PPT课件(I)_第5页
资源描述:

《《半导体存储器》PPT课件(I)》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第6章半导体存储器6.1内存与外存6.2半导体存储器6.3随机存储器6.4只读存储器6.5存储器与系统的连接6.1内存和外存内存:是内部存储器的简称,又称主存。内存直接与CPU相联接,是计算机的组成部分。外存:即外部存储器,也称辅存。外存不直接与CPU相联接,而是通过I/O接口与CPU联接,其主要特点是大容量。6.2半导体存储器6.2.1半导体存储器的分类按制造工艺主要可分为:NMOS、CMOS、TTL、ECL、砷化镓等。按存储信息的特性可分为:随机存储器(RandomAccessMemory)只读存储器(ReadOnlyMemory)1.RAM特点:RAM的读写次数无限。如

2、果断开RAM的电源,其内容将全部丢失。RAM的分类:静态RAM(SRAM,StaticRAM)动态RAM(DRAM,DynamicRAM)2.ROM掩膜ROM:掩膜ROM简称ROM,是由芯片制造的最后一道掩模工艺来控制写入信息。PROM(ProgrammableROM):可由用户一次性写入的ROM,如型熔丝PROM。EPROM(ErasableProgrammableROM):可擦除的可编程只读存储器。如紫外线擦除型的可编程只读存储器。E2PROM(ElectricallyErasableProgrammableROM):也称为EEPROM,是可以电擦除的可编程只读存储器。闪

3、速存储器(FlashMemory):闪速存储器是新型非易失性存储器,在系统电可重写。6.3随机存储器RAM6.3.1RAM基本结构1.SRAM基本存储电路2.单管DRAM基本存储电路信息存放在电容Cs中,Ts是选通开关。当Cs中充有电荷时表示信息“1”,当Cs中没有电荷时表示信息“0”。3.RAM芯片内部结构半导体存储器由地址译码、存储矩阵、读写控制逻辑、三态双向缓冲器等部分组成。6.3.2典型SRAM芯片1.IDT61162K×8bit的CMOS工艺的静态RAM.(1)最大存取时间:早期的6116速度较低,近几年的产品性能有所提高。例如IDT6116SA15/20/25/3

4、5/45的读、写时间分别为15、20、25、35、45ns。(2)功耗:操作时ICC为80-150mA全待用模式(Fullstandbypowermode)时ICC为2mA2.HM6225632K*8bit的静态RAM;0.8um工艺CMOS工艺;高速、低功耗。最大存取速度分45、55、70、85ns等几档;单一的5V电源,备用状态功耗1uW,操作时25mW;全静态,无需时钟或选通信号;双向I/O端口,三态输出,与TTL兼容。与其同一系列的还有:6264容量为8K×8bit62128容量为16K×8bit62512容量为64K×8bit621400容量为4M×1bit6285

5、11容量为512k×8bit6216255容量为256K×16bit它们的控制信号基本相同。6.3.3典型DRAM芯片DRAM由于集成度高、功耗低、价格低,得到广泛的应用。DRAM的发展很快,单片容量越来越大。DRAM容量(bits)结构216464K64K×121256256K256K×121464256K64K×44210001M1M×14242561M256×4441004M4M×1444004M1M×4441604M256×1641680016M8M×241640016M4M×441616016M1M×161.2164(64K×1bit)INTEL公司的早期产品,当时

6、IBM公司的PC机使用该芯片作为其内存。主要特征:存取时间150-200ns操作时的功耗275mW,备用时7.5mW5V单一电源每次同时刷新512个存储单元(512×1bit),刷新128次可将全部单元刷新一遍。刷新周期2ms引脚:地址线A0-A7数据线DIN、DOUT控制线/WE=0,写操作;/WE=1,读操作)/RAS(行地址选通)/CAS(列地址选通)电源、地读/写操作:先由/RAS信号将地址线输入的8位行地址(例如A0-A7)锁存到内部行地址寄存器,再由/CAS信号将地址线输入的8位列地址(例如A8-A15)锁存到内部列地址寄存器,选中一个存储单元,由/WE决定读或写

7、操作。由于动态存储器读出时须预充电,因此每次读/写操作均可进行一次刷新,刷新四个矩阵中的128×4bit=512bit。刷新操作:当芯片的/RAS为低,行地址由A0-A6送入,这时动态存储器对四个矩阵中的128×4bit同时刷新。例:IBMPC计算机中,定时器8253的1号通道每15us向4号DMA控制器请求,由该控制器送出刷新地址,进行一次刷新操作。完成全部的刷新操作的时间为128×15us。2.414256(512×512×4)6.4只读存储器典型芯片:NMOS工艺:2716、2732等HMOS工艺

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。