《数字电路课程设计》PPT课件

《《数字电路课程设计》PPT课件》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、数字电路课程设计设计题目：数字钟电路的设计数字钟电路设计数字钟的功能要求系统组成框图主体电路的设计功能扩展电路的设计设计任务及要求课程设计时间安排一、数字钟的功能要求基本功能准确计时，以数字形式显示时、分、秒的时间；小时的计时要求为“12翻1”，分和秒的计时为60进制；校正时间。扩展功能定时控制；仿广播电台正点报时；报整点时数；触摸报整点时数；其它数字钟电路系统由主体电路和扩展电路两大部分所组成振荡器产生的稳定的高频脉冲信号，作为数字钟的时间基准，再经分频器输出标准秒脉冲秒计数器计满60后向分计数

2、器进位分计数器计满60后向小时计数器进位小时计数器按照“12翻1”规律计数计数器的输出经译码器送显示器计时出现误差时可以用校时电路进行校时、校分、校秒扩展电路必须在主体电路正常运行的情况下才能进行功能扩展二、系统组成框图三、主体电路的设计尽量选用同类型的器件，即所有功能部件都采用TTL或CMOS集成电路。整个系统所用的器件种类应尽可能少。设计原则1、振荡器的设计振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路。一般来说，振荡器的频率越高，

3、计时精度越高。三、主体电路的设计采用电子手表集成电路(如5C702)中的晶体振荡器电路，常取晶振的频率为32768Hz因其内部有15级2分频集成电路，输出1Hz的标准脉冲晶体振荡器电路振荡器的设计方案一555多谐振荡器三、主体电路的设计振荡器的设计方案二若精度要求不高也可采用由集成逻辑门与RC组成的时钟源振荡器或由集成电路定时器555与RC组成的多谐振荡器。这里选用555构成的多谐振荡器，设振荡频率f0＝1kHz三、主体电路的设计2、分频器的设计分频器的功能：产生标准秒脉冲信号；提供功能扩展电路所

4、需要的信号，如仿电台报时用的1kHz的高音频信号和500Hz的低音频信号等。选用3片中规模集成电路计数器74LS90可以完成上述功能。因每片为1／10分频，3片级联则可获得所需要的频率信号，即第1片的Q0端输出频率为500HZ，Q3端输出频率为100HZ，第2片的Q3端输出为10Hz，第3片的Q3端输出为1Hz。74LS90管脚和功能图74LS90结构三、主体电路的设计74LS92是二—五—十进制计数器，有两个清零端和两个置9端三片74LS90构成的1000分频器三、主体电路的设计三、主体电路的设

5、计3、时分秒计数器的设计分和秒计数器都是模M=60的计数器，其计数规律为：00-01-…-58-59-00…选74LS92作十位计数器，74LS90作个位计数器。再将它们级联组成模数M=60的计数器。时计数器是一个“12进制”的特殊进制计数器，即当数字钟运行到12时59分59秒时秒的个位计数器再输入一个秒脉冲时，数字钟应自动显示为00时00分00秒，实现日常生活中习惯用的计时规律。74LS92是二—六—十二进制计数器，即CP0和Q0组成二进制计数器，CP1和Q3Q2Q1在74LS92中为六进制计数

6、器。三、主体电路的设计74LS92结构六进制二进制Q3Q1Q2Q0CLK1CLK0R02R0174LS92结构图六十进制计数器三、主体电路的设计三、主体电路的设计4、译码显示电路的设计74LS47、74LS48为BCD—7段译码/驱动器，其中，74LS47可用来驱动共阳极的发光二极管显示器，而74LS48则用来驱动共阴极的发光二极管显示器。74LS47为集电极开路输出，用时要外接电阻；而74LS48的内部有升压电阻，因此无需外接电阻(可以直接与显示器连接)。74LS48的功能表如下表所示，其中，A

7、3A2AlA0为8421BCD码输入端，a—g为7段译码输出端。三、主体电路的设计74LS48功能表三、主体电路的设计5、校时电路的设计当数字钟接通电源或者计时出现误差时，需要校正时间(或称校时)。校时是数字钟应具备的基本功能。一般电子手表都具有时、分、秒等校时功能。为使电路简单，这里只进行分和小时的校时。校时电路的要求在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。S1为校“分”用的控制开关S2为校“时”用的控制开关校时脉冲采用分频器输出的1Hz脉冲当S1或S2分别为“0

8、”时可进行“快校时”如果校时脉冲由单次脉冲产生器提供，则可以进行“慢校时”需要注意的是，校时电路是由与非门构成的组合逻辑电路，开关S1或S2为“0”或“1”时，可能会产生抖动，接电容C1、C2可以缓解抖动。必要时还应将其改为去抖动开关电路。三、主体电路的设计校“时”、校“分”电路三、主体电路的设计6.主体电路的装调由数字钟系统组成框图按照信号的流向分级安装，逐级级联，这里的每一级是指组成数字钟的各功能电路级联时如果出现时序配合不同步，或尖峰脉冲干扰，引起逻辑混乱，可以增加多级逻辑门