触发器、锁存器和寄存器实验

触发器、锁存器和寄存器实验

ID:39567374

大小:92.81 KB

页数:5页

时间:2019-07-06

触发器、锁存器和寄存器实验_第1页
触发器、锁存器和寄存器实验_第2页
触发器、锁存器和寄存器实验_第3页
触发器、锁存器和寄存器实验_第4页
触发器、锁存器和寄存器实验_第5页
资源描述:

《触发器、锁存器和寄存器实验》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、数字逻辑实验报告二年级、专业、班级姓名实验题目触发器、锁存器和寄存器实验实验时间2014-5-11实验地点DS1410实验成绩实验性质√验证性□设计性□综合性教师评价:□算法/实验过程正确;□源程序/实验内容提交□程序结构/实验步骤合理;□实验结果正确;□语法、语义正确;□报告规范;其他:评价教师签名:一、实验目的掌握J-K触发器、D锁存器和寄存器功能二、实验项目内容用74LS112芯片完成J-K触发器功能测试;用74LS75芯片D锁存器功能测试用74LS194芯片完成移位寄存器测试三、实验过程1.集成JK触发器功能测试图1-5-1JK

2、触发器功能测试(1)从74LS112中任选一个JK触发器进行实验。按图1-5-1接线,数据输入端J、K、置位端SD、复位端RD分别接逻辑电平开关,触发脉冲CLK接单次脉冲,输出端Q接LED显示。(2)观察SD、RD功能:置SD=O、RO=l和SD=1、RD=0,观察输出端Q的状态并记录结果。(3)JK触发器功能:置SD=1,按表1-5-1实验,验证触发器功能并记录结果。2.四位D锁存器功能测试74LS75为四D锁存器,每两个。锁存器由一个锁存信号E控制,当E为高电平时,输出端Q随输入端O信号的状态变化,当E由高变为低时,Q锁存在E端由高

3、变低前Q的电平上。74LS75的功能表如表所示。表1-6-174LS75功能表DEQ01011110X0注:=在锁存愉入脉冲的下降沿之前Q的输出。(1)根据功能表,验证锁存器功能。(2)用74LS75组成数据锁存器。按图1-6-1所示接线,1D~4D接逻辑开关,E12和E34接到一起作为锁存选通信号EN也接到逻辑开关,1Q~4Q分别接到7段译码器的A-D端,数据输出由数码管显示。当EN=1,输入0011、0110、1001,观察数码管显示。当EN=O,输入不同数据,观察输出变化。图1-6-1用74LS75组成数据锁存器3.四位双向移位寄

4、存器功能测试74LSl94为四位双向移位寄存器,该芯片具有下述功能:(1)具有四位串入、并入与并出结构。(2)脉冲上升沿触发;可完成同步并入、串入左移位、右移位和保持等四种功能。(3)有直接清零端CLR。表1-6-274L5194功能表CLRSlS0工作状态0XX置零100保持101右移110左移111并行输入熟悉各引脚的功能,按图1-6-2完成芯片的接线,根据功能表完成实验,自行制表记录实验结果。图1-6-274LS194功能验证四、实验结果及分析1.集成JK触发器功能测试实验结果:表1-5-1JK触发器特性表SDRDCLKJK工作状

5、态0lXXXX1置1l0XXXX0置011↓0000保持11↓001111↓l001置11l↓10l1l1↓0100置0ll↓0ll0lI↓l101翻转ll↓11l0分析:当SD输入低电平,RD输入高电平时,无论是否有脉冲,电路始终处于置1状态;当SD输入高电平,RD输入低电平时,无论是否有脉冲,电路始终处于置0状态;当SD、RD同时输入高电平时,时钟信号为下边缘触发有如下几种情况:(1)J、K同时输入低电平,电路工作状态不变(2)J输入高电平,K输入低电平,电路处于置1状态(3)J输入低电平,K输入高电平,电路处于置0状态(4)J、K

6、同时输入高电平,电路工作状态会发生翻转上述结果与理论=相符合,验证了J-K触发器的功能。2.四位D锁存器功能测试实验结果:EN1D2D3D4D1Q2Q3Q4Q状态100110011并行输出101100110110011001010101001保持上种状态011001001001011001011111001分析:当锁存选通信号EN处于高电平时,电路状态为并行输入,输入与输出结果相同。当锁存选通信号EN处于低电平时,电路状态锁定,电路将保持EN从高电平到低电平之前的状态,实现锁存功能。实验验证了锁存器的功能。3.四位双向移位寄存器功能测试

7、实验结果:当CLR=0时,输出结果Q0Q1Q2Q3=0000,即处于置零状态;当CLR=1时,(1)S1S0=00,输出结果Q0Q1Q2Q3=上次状态,即处于保持状态;(2)S1S0=01,电路处于右移位状态。每触发一次时钟,输出发生一次变化,验证结果如下:i)DSR=0时,1010->0101->0010->0001->0000;1110->0111->0011->0001->0000;ii)DSR=1时,1010->1101->1110->1111;0011->1001->1100->1110->1111;即电路此时可以右移,并不断

8、填充。(3)S1S0=10,电路处于左移位状态。每触发一次时钟,输出将会一次变化,验证结果如下:i)DSL=0时,0101->1010->0100->1000->0000;0011->0110->1100-

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。