深圳大学全加器实验报告

深圳大学全加器实验报告

ID:39620020

大小:90.00 KB

页数:6页

时间:2019-07-07

深圳大学全加器实验报告_第1页
深圳大学全加器实验报告_第2页
深圳大学全加器实验报告_第3页
深圳大学全加器实验报告_第4页
深圳大学全加器实验报告_第5页
资源描述:

《深圳大学全加器实验报告》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、`深圳大学实验报告实验课程名称:数字电路与逻辑设计实验项目名称:全加器学院:专业:报告人:学号:班级:8同组人:指导教师:张志朋实验时间:实验报告提交时间:一、实验目的1.熟悉数据选择器功能并掌握常用的逻辑电路功能测试方法。2.熟悉RXB-1B数字电路实验箱使用方法。二、实验仪器及材料1.RXB-1B数字电路实验箱2.器件74LS544路2-3-3-2输入与或非门74LS2834位二进制超前进位全加器74LS484线至七段译码器/驱动器共阴极七段显示数码管三、实验任务任务一:四位二进制全加器74LS283功能测试

2、自行设计实验电路和记录表格。输入端接数字电路实验箱的逻辑开关、输出端接数字电路实验箱的电平指示灯,观察输出结果Fn及进位CO4,并记录下来。任务二:用全加器74LS283设计一个代码转换电路,把四位余3码用十进制数在LED七段数码管上显示出来。(一)设计方法提示(1)通过余3码与8421BCD码对应关系(如表2.3.1所示)找出两种制之间的关系,从而得到码制变换电路。8421BCD码到七段数码管的译码及驱动可采用74LS48,显示可用七段数码管。(2)自行查找集成电路数据手册。查到74LS48的功能和外引脚排列图

3、。(一)实验方法提示按设计的电路连线,将余3码输入端d3、d2、d1、d0分别接到四个逻辑开关,按下表所列出的余3码设置四个逻辑开关的状态,记录七段数码管的数字,验证是否符合要求。余3码与8421BCD码对应表十进制数8421码余3码000000011100010100200100101300110110401000111501011000601101001701111010810001011910011100四、数据记录任务一:四位二进制全加器74LS283功能的测试CI0A1B1A2B2A3B3A4B4F1F

4、2F3F4CO4任务二:用全加器74LS283实际一个代码转换电路,把四位余3码用十进制数在LED七段数码管上显示出来输入输出输入输出余3码理论图形实验图形余3码理论图形实验图形0011100001001001010110100110101101111100五、数据处理与分析指导教师批阅意见:成绩评定:指导教师签字:年月日备注:注:1、报告内的项目或内容设置,可根据实际情况加以调整和补充。2、教师批改学生实验报告时间应在学生提交实验报告时间后10日内。

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。