安徽大学2013-2014-数电 A卷

《安徽大学2013-2014-数电 A卷》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、安徽大学2013—2014学年第二学期《数字电路与逻辑设计》考试试卷（A卷）（闭卷时间120分钟）考场登记表序号题号一二三四五总分学号得分阅卷人----------------------------------------线一、填空题（每空2分，共18分）得分姓名1.十进制数24.36对应的8421BCD码为。2.设计移存型序列信号发生器，产生序列00010111，至少需要个D触发器。3.要构成32K×16位的RAM，需要片8K×8位的RAM芯片，需要___根地址线。----------------------------------------订4.避免竞争冒险的常用方法为引

2、入选通脉冲、以及。5.CMOS多余输入端不能处理。专业答题勿超装订线6.在施密特触发器、单稳态触发器和多谐振荡器中，有两个稳定状态的是，没有稳定状态的是。二、计算画图题（每题6分，共18分）得分年级1．用公式法化简函数FAABBCABBAC()()()。----------------------------------------------装院/系-----------------------------第1页共6页2.写出逻辑函数FABCDACDBD以及反函数、对偶函数的最小项表达式。3.已知主从JK触发器输入端J、K和CP的电压波形如图1所示，试画出Q端

3、对应的电压波形。设触发器的初始状态为0。图1第2页共6页三、分析题（每题12分，共24分）得分1.分析图2中所示时序电路的逻辑功能。要求分别给出驱动方程，状态转移方程，输出方程，并列出状态转移表。学号图2----------------------------------------线姓名----------------------------------------订专业答题勿超装订线年级----------------------------------------------装院/系-----------------------------第3页共6页2.分析图3所示由集成

4、4位二进制计数器74LS161和集成2线-4线译码器构成的电路。设时钟频率fcp=90KHZ，说明当译码器的地址输入AB分别为00、01、10、11时，74LS161的输出频率f各是多少？下面给出了74LS161的功能表。图3第4页共6页四、设计题（共40分）得分1.用74LS160构成模8计数器，要求（1）用清零端实现；（2）用置数端实现。并列出状态转移表。（10分）学号----------------------------------------线姓名----------------------------------------订2.用8选1数据选择器和必要的门电路实现一

5、个组合逻辑电路，该电路有3个输入变量A,B,C、1个工作状态控制变量M以及1个输出变量F。当M=0时，电路实现“意见一致”功能；当M=1时，电路专业实现“多数表决”功能。（15分）答题勿超装订线年级----------------------------------------------装院/系-----------------------------第5页共6页3．用J-K触发器及少量门电路，设计如图4状态转换图功能的同步时序电路。要求列出状态转移表，状态转移方程，驱动方程，并画出电路。（15分）图4第6页共6页