千兆以太网物理层芯片发送电路的设计与实现

千兆以太网物理层芯片发送电路的设计与实现

ID:39862219

大小:3.07 MB

页数:90页

时间:2019-07-13

千兆以太网物理层芯片发送电路的设计与实现_第1页
千兆以太网物理层芯片发送电路的设计与实现_第2页
千兆以太网物理层芯片发送电路的设计与实现_第3页
千兆以太网物理层芯片发送电路的设计与实现_第4页
千兆以太网物理层芯片发送电路的设计与实现_第5页
资源描述:

《千兆以太网物理层芯片发送电路的设计与实现》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、复旦大学硕士学位论文千兆以太网物理层芯片发送电路的设计与实现姓名:杨励申请学位级别:硕士专业:电路与系统指导教师:郑增钰20040430摘要Y662831本文的主要工作是实现适用于千兆以太网1000Base.T物理层的模拟前端发送电蹄。IEEE802.3协议规定了1000Base—T发送通路在四种测试模式下必须实现的功能和性能,根据这一要求,在发送通路中需要实现一个5-bit分辨率,8.bit精度,125MHz采样速率,4ns转换速率以及共17级输出模拟电平的数模转换器DAC。本文首先介绍IEEE802.3协议规定的四种测试模式,在此基础上确定发送通路的系统结构

2、,然后针对其中每个模块定义具体的功能和指标。发送电路的设计关键是数模转换器的设计。本文在分析DAC的各种拓扑结构及编码方式并对这些结构的优缺点进行比较的基础上,针对协议要求以及发送电路的实际需要,设计了一个温度编码电流驱动型DAC。根据协议规定,在数模转换器的设计当中,还要求DAC的模拟输出信号转换时间(上升或下降时间)为4ns。为此设计了由8个小电流源单元构成的级联结构单位电流源,电路中的每一级电流驱动单元由相邻相差为0.5ns的八相时钟依次控制,产生幅值递增(递减)的阶梯波,然后利用低通滤波器对阶梯波进行平滑,得到4ns左右的转换时间。此外,为了满足DAC8

3、-bit的高精度要求,本文在对DAC各种误差进行理论分析的基础上,设计了为降低DAC模拟输出Glitch现象的Latch电路,以及为电流单元提供精确稳定参考电流的带隙基准源。最后,在DAC的版图实现当中,分析了电流源阵列各种开关次序的优缺点,选择了适合本电路结构的二维中心对称开关次序作为最终的版图设计方案。本电路参加了018岬CMOS工艺流片,整个1000Base—TPHY芯片采用208管脚QFP封装。论文的最后部分介绍了芯片的测试环境与测试方法,给出了测试结果。测试结果基本达到了设计指标,并进行了总结分析,对未来的工作提出了建议。关键词:千兆以太网,发送通路,

4、测试模式,数模转换器,带隙基准源中图分类号:TN45,TN46AbstractThispaperismainlyfocusedondesignofatransmitter,whichisusedinanalogfront.endofGigabitEthemet(1000Base.T)PhysicalLayerChip.FourtestmodesareprovidedbyIEEE802.3Standard,throughwhichthefunctionandperformanceofthetransmitteriSdescribedclearly.Accordin

5、gtotherequirementof802.3Standard,thetransmitter;ncludesaDigital.to.AnalogConverter(DAC).ThespecificationofthisDACiS5-bitresolution.8.bitaccuracv^125MHzsampleratesand4nstransitiontime,andtheOUticIutoftheDACshouldinclude17levels.Firstly,weintroducethefourtestmodesofIEEE802.3Standard、an

6、ddeterminethesystemarchitectureoftransmitter.ThefunctionandfeatureofeachblockinthetransmitteriSdefined.ActuallythemostimportantpartiSaDAC.Basictheory.conceptsanddesignmethodofDACareiIlustratedinthisPaDer.Bycomparisonofthedifierenttopologyanddecoderstyles,Thermometer-DecoderCurrentSte

7、eringDACischosenastheappropriateimplementationinthetransmitter.Further,theDACmustcomplywiththe4nsrisingtime(orfallingtime)whenoutputchanges.AcascadedarchitectureincludingeightcurrentcellsiSadoptedtosatisfytherequirement,where8currentdrivercellsarecontrolledbyconsecutive8clocksignalsr

8、espectively,

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。