10微电子《集成电路设计原理》试卷(B卷)

《10微电子《集成电路设计原理》试卷(B卷)》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、--）室教（场考巢湖学院2012—2013学年度第一学期10微电子学专业《集成电路设计原理》期末考试试卷(B卷)命题人陈初侠统分人复核人题号一二三四总分线得分的阈值电压，以对称反相器为例，逻辑电路的速度将（增大、减小、不变），动态功耗将（增大、减小、不变）。9.（3分）右上图的传输门阵列中VDD3V,各管的阈值电压VT0.5V，电路中各节点的初始电压为0，如果不考虑衬偏效应，则各输出节点的输出电压Y1=V，Y2=V，Y3=V。VDDY1Y2Y3----间得分评卷人一、填空题：（共30分）10.（6分）写出下列电路输出信号的逻辑表达式：Y1=；22。Y=；C=CVDDBVD

2、DAAVDD----时试考号学名姓级班订1.（2分）年以德克萨斯仪器公司的科学家为首的研究小组研制出了世界上第一块集成电路。2．（2分）摩尔定律是指。3.（2分）集成电路按工艺来分可分为和。装4.（4分）MOS晶体管从纵向看是一三层结构，即由金属、、半导体构成；从横向看包含三个区，分别是源区、和漏区；它又是一个四端器件，包含四个电极，即是、源极、漏极和。6.（2分）阈值电压是指。5.（2分）衬偏效应是指。7.（2分）MOSFET的电容分为和。9.（2分）CMOS反相器输出电压的上升时间是指，下降时间是指。10.（3分）如果某工艺的电源电压VDD从3VT调整为4VT，其中VT为工艺

3、----C4DP4Y1C3P3CBY2C2P2C1DP1C0BAG1G2G3G4得分评卷人二、简答题：（每小题5分，共20分）1．集成电路制造工艺主要分为哪几大类，每一类中包括哪些主要工艺，并简述各工艺的主要作用。----第1页共3页（B卷）----2.深亚微米CMOS工艺中浅沟槽隔离(STI)代替LOCOS隔离的原因?2.（6分）用动态电路级联实现逻辑功能YABC,画出其相应的电路图。----）室教（场考间时试考号学名姓级班3.CMOS反相器中的NMOS管和PMOS管是增强型还是耗尽型,为什么？线得分评卷人四、分析设计题：（共38分）1.（12分）标准0.13mCMOS工艺,

4、PMOS管W/L=m/0.134.简述传输门阵列的优缺点。0.2680cm2/订m，栅氧厚度为tox2.6nm，室温下空穴迁移率nVs，阈值电压VT=-0.3V,计算VGS1.2V、VDS1.0V和-0.3V时ID的大小。已知：o8.851014F/cm，ox3.9。装得分评卷人三、画图题：（共12分）1．（6分）画出由静态CMOS电路实现逻辑关系YA(BCD)AC的电路图，要求使用的MOS管最少。----第2页共3页（B卷）----2．（12分）如图所示，M1和M2两管串联，且VBVGVTVA，请问：3．（14分）设计一个CMOS两输入或非门，要求在最坏情况下输1)若都是PMOS

5、，它们各工作在什么状态?出上升时间和下降时间不大于0.5ns。已知，CL=1pF，VDD=5V，2)证明两管串联的等效导电因子是VTN=0.8V，VTP=-0.9V，采用0.6μm工艺，有KN'120106A/V2,KeffK1K2/(K1K2)。KP'60106A/V2。----）室教（场考间时试考线订----号装学名姓级班----第3页共3页（B卷）--