基于某Quartus六十进制计数器地设计

基于某Quartus六十进制计数器地设计

ID:39999507

大小:303.48 KB

页数:15页

时间:2019-07-16

基于某Quartus六十进制计数器地设计_第1页
基于某Quartus六十进制计数器地设计_第2页
基于某Quartus六十进制计数器地设计_第3页
基于某Quartus六十进制计数器地设计_第4页
基于某Quartus六十进制计数器地设计_第5页
资源描述:

《基于某Quartus六十进制计数器地设计》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、实用文档EDA技术实践课程设计课程EDA技术实践课程设计题目六十进制计数器院系电气信息工程学院电气系专业班级学生姓名学生学号指导教师2014年7月25日文案大全实用文档EDA技术实践课程设计任务书课程EDA技术实践课程设计题目六十进制计数器专业姓名学号主要内容:利用QuartusII设计一个六十进制计数器。该电路是采用整体置数法接成的六十进制计数器。首先需要两片74160接成一百进制的计数器,然后将电路的59状态译码产生LD′=0信号,同时加到两片74160上,在下一个计数脉冲(第60个计数脉冲)到达时,将0000同时置入两片74160中,从而得到六十进制计数器。主

2、要要求如下:(1)每隔1个周期脉冲,计数器增1;(2)当计数器递增到59时,进位端波形发生跳变,说明计数器产生进位信号,之后计数器会自动返回到00并重新计数;(3)本设计主要设备是两片74160同步十进制计数器,时钟信号通过建立波形文件得以提供。主要参考资料:[1]朱正伟.EDA技术及应用[M].第2版.北京:清华大学出版社,2013.[2]李国洪.EDA技术与实验[M].北京:机械工业出版社,2009.[3]陈忠平,高金定,高见芳.基于QuartusII的FPGA/CPLD设计与实践[M].北京:电子工业出版社,2010.[4]杨颂华.数字电子技术基础[M].第2

3、版.西安:西安电子科技大学出版社,2009.[5]阎石.数字电子技术基础[M].第5版.北京:高等教育出版社,2006.[6]康华光.电子技术基础:数字部分[M].北京:高等教育出版社,2000.完成期限2014.7.21——2014.7.25指导教师专业负责人2014年7月18日文案大全实用文档目 录1设计12方案选择与电路原理图的设计12.1单元电路一:十进制计数器电路(个位)22.2单元电路二:十进制计数器(十位)32.3单元电路三:置数与进位电路33元件选取与电路图的绘制43.1元件选取43.2电路图的绘制44编译设计文件55仿真设计文件66总结10参考文献

4、11文案大全实用文档1设计六十进制计数器的功能要求:(1)每隔1个周期脉冲,计数器增1;(2)当计数器递增到59时,进位端波形发生跳变,说明计数器产生进位信号,之后计数器会自动返回到00并重新计数;(3)本设计主要设备是两片74160同步十进制计数器,时钟信号通过建立波形文件得以提供。图1.1同步十进制计数器打开QuartusII软件,建立一个项目文件,以画原理图为设计方法,再新建一个block文件:点击New,在DeviceDesignFiles标签下选择第二项,点击OK。2方案选择与电路原理图的设计十进制计数器(个位)十进制计数器(十位)进位置数时钟脉冲使用具有

5、一定频率的时钟信号作为计数器的时钟脉冲作为同步控制信号,整体电路通过两片74160与其他门电路辅助等单元电路构成以实现置数进位功能。图2.1为六十进制计数器的总体电路原理框图。图2.1电路原理框图文案大全实用文档2.1单元电路一:十进制计数器电路(个位)本电路采用74160作为十进制计数器,它是一个具有异步清零、同步置数、可以保持状态不变的十进制上升沿计数器。每输入10个计数脉冲,计数器便工作一个循环,并且在进位端RCO产生一个进位输出信号。其功能表如表2-1所示,连接方式如图2.2所示。此片工作时进位端RCO在没有进位时RCO=0,因此第二片ENP·ENT=0,第

6、二片不工作。表2-1同步十进制计数器功能表CLKRD′LD′ENPENT工作状态×0×××置零↑10××预置数×1101保持×11×0保持↑1111计数在新建好的block文件的图形编辑窗口中双击鼠标,或点击图中“符号工具”按钮,或者选择菜单Edit下的InsertSymbol命令,即可对元件进行选择。选择元件库中的others—maxplus2—74160。点击工具栏中OrthogonalNodeTool按钮便可以对端子间进行连线,其中值得注意的是,点击工具栏中OrthogonalBusTool按钮可以通过总线进行连接,如图2.2中四个输出端QA、QB、QC、QD

7、可以通过一根总线连接但可表示四位输出,而输出符号Output的Pinname应改为Q0[3..0]。接地时钟脉冲高电平接下片置数端进位端,控制下片ENP、ENT端输出端,利用总线接Input输出符号图2.2十进制计数器电路(个位)文案大全实用文档2.2单元电路二:十进制计数器(十位)本电路同样采用74160作为十进制计数器,如图2.3所示。当第一片进位端RCO进位即RCO=1时,第二片ENP·ENT=1,第二片开始计数工作,第一片每计10个数,第二片加1(十位),当加到59时,由辅助门电路接入置数端使计数器输出置0000,并重新开始循环。由于第二片(十位)741

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。