arm硬件结构设计2-io口第5讲2010下

arm硬件结构设计2-io口第5讲2010下

ID:40124506

大小:1.27 MB

页数:40页

时间:2019-07-22

arm硬件结构设计2-io口第5讲2010下_第1页
arm硬件结构设计2-io口第5讲2010下_第2页
arm硬件结构设计2-io口第5讲2010下_第3页
arm硬件结构设计2-io口第5讲2010下_第4页
arm硬件结构设计2-io口第5讲2010下_第5页
资源描述:

《arm硬件结构设计2-io口第5讲2010下》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、部件工作原理与开发FLASH存储器SDRAM存储器通用I/O接口串行通信接口键盘接口电路定时器LCD控制器I2C总线接口1I/O接口设计I/O接口电路是主机和外围设备之间交换信息的连接部件(电路)。它在主机和外围设备之间的信息交换中起着桥梁和纽带作用。解决CPU和外围设备之间的时序配合和通信联络问题。b)解决CPU和外围设备之间的数据格式转换和匹配问题。c)解决CPU的负载能力和外围设备端口选择问题。.1S3C44B0XI/O端口处理器通过I/O口和外围硬件相连接I/O口通常和其他引脚复用S3C44B0X有71个多功能I/O口S3C44B0X的I/O口功能配置由特殊功

2、能寄存器配置多功能I/O引脚各端口必须在主程序开始前定义对每个I/O端口的配置一般按照以下步骤1根据应用需要设置控制寄存器,确定各个端口的具体功能;2首先根据具体应用对端口数据寄存器设置相应的值;3根据需要设置上拉电阻寄存器。.2S3C444B0X端口功能概述S3C44B0X71个通用可编程多功能输入/输出端口引脚,可分为7类:二个9位输入/输出(PORTE,PORTF)二个8位输入/输出(PORTD,PORTG)一个16位输入/输出(PORTC)一个10位输出端口(PORTA)一个11位输出端口(PORTB)端口A:可定义为功能1:Outputonly功能2;ADD

3、R24-16,ADDR0.默认为功能2端口B:可定义功能1Outputonly功能2nGCS5-1,nWBE2-3,nBE2-3,DQM2-3,nSRAS,nSCAS,nCASSCLK,SCKE默认为功能2端口C:可定义为功能1:Input/Output功能2:DATA16-31功能3:nCTS0,RxD1,VD4-7等端口D:功能1:Input/Output功能2:VLINE,VCLK,VD3-VD0VFRAME,VM等端口E:功能1:Input/Output功能2:CODECLK,TOUT4-0RXD0,TXDO功能3:VD7-6,TCLK,端口F:功能1:Inp

4、ut/Output功能2:RXD1,TXD1,Nrts1I2CSDA,I2CSCL等功能3:SIOCK,SIORXD等功能4:IISCLK,IISDI,IISDO,端口G:功能1Input/Output功能2IISLRCK,IISDO,IISDI,nRTS0,nCTS0,VD5,VD4功能3EINT7-EINT0.3S3C44B0X端口功能配置每个端口都可通过软件设置来满足各种各样的功能设置和设置要求。每个端口的功能通常都要在主程序开始前被定义。在引脚配置之前,需要对引脚的初始化状态进行设定,以避免一些问题的出现。端口选择:从上述端口功能看,在一般的应用中,PA作为地

5、址线使用.PB作为BANK选择线和SDRAM的接口信号线使用.PC可作为数据线,IIS接口或LCD数据线等使用.在系统具备LCD时,PD主要作为LCD的信号线使用.PE可作为串口信号线和定时器输出使用.PF和PG则是多功能I/O口..4S3C44B0X端口功能控制I/O端口的各种功能主要是通过对端口各个寄存器进行设置而实现的:(1)端口配置寄存器(PCON:A-G)在S3C44B0X中,大多数引脚都是多功能引脚,因此,应为每个引脚选择功能。端口控制寄存器(PCONn)决定了每一个引脚的功能。A-G每个具有相应的地址,属性,初始值例如:端口B控制寄存器PCONB地址:0

6、X01D20008配置寄存器R/W初始值:0X7FF位[10:6]如果是0=OUT1=nGCS5-nGCS1(2)端口数据寄存器(PDAT:A-G)PDATA地址:0X01D20004R/WPDATB地址:0X01D2000CR/W如果这些端口被设定为输出端口,则输出数据可被写到PDATn的相应位;如果被设定为输入端口,则能够从这些端口(PDATn)的相应位读到这些数据。A-G每个具有相应的地址,属性,初始值(3)上拉电阻配置(PUP:C-G)0:允许上拉电阻连接到对应引脚.1:对应引脚不连接上拉电阻.C-G每个具有相应的地址,属性,初始值端口上拉寄存器控制着每一个端

7、口组的上拉寄存器的使能端。当相应的位被设为0时,引脚接上拉电阻;当相应的位为1时,引脚不接上拉电阻。(4)特殊的上拉电阻控制寄存器(SPUCR)数据线D[15:0]引脚的上拉电阻能够通过SPUPCR寄存器控制。在STOP/SL-IDLE模式里,数据线(D[31:0]或D[15:0])处于高阻状态。由于I/O端口的特征,数据线上拉电阻可以降低功耗。D[31:16]引脚的上拉电阻能够通过PUPC寄存器来控制;D[15:0]引脚上拉电阻能够通过SPUCR寄存器来控制。.5I/O接口的编址方式——端口映射1)I/O接口独立编址——端口映射方式这种编址方式是将

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。