第4章 多媒体数据压缩与编码技术

第4章 多媒体数据压缩与编码技术

ID:40222247

大小:737.00 KB

页数:54页

时间:2019-07-27

第4章 多媒体数据压缩与编码技术_第1页
第4章 多媒体数据压缩与编码技术_第2页
第4章 多媒体数据压缩与编码技术_第3页
第4章 多媒体数据压缩与编码技术_第4页
第4章 多媒体数据压缩与编码技术_第5页
资源描述:

《第4章 多媒体数据压缩与编码技术》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、集成电路设计基础王志功东南大学无线电系2004年12004/7/5第12章CMOS静态恢复逻辑电路设计12.1引言12.2全互补标准CMOS电路12.3伪—NMOS12.4级联电压开关(CVSL)12.5差动错层CMOS四种逻辑电路22004/7/512.1引言第十章中我们讨论了反相器的工作原理和特性。以反相器为基础而构成的逻辑电路称为静态恢复逻辑电路。所谓静态是指不存在预充电—放电机制。所谓恢复逻辑电路是指电路存在着一个逻辑电平噪声容限,当输入信号电平受到的噪声干扰小于规定的容限时,输出能恢复到确定的逻辑电平。32004/

2、7/512.2全互补标准CMOS电路CMOS静态恢复逻辑以反相器为基础,如下图。N管与P管都是驱动管,都受输入信号控制的。P管与N管都是传输门,分别传输“1”和“0”。传输“0”的逻辑正好与传输“1”的逻辑互补:N管原量“”控制传输“0”P管非量“”控制传输“1”图12.142004/7/512.2.1与非门与非门的特征是,全高出低,有低出高。它的卡诺图如下图。该图指出,在这22个最小项中,只有1个元素是传输“0”的,其余的3个都传输“1”。故传输门的输出为,注意,前两项都是传“1”的,显然用P管最合适,又是非量控制,也宜

3、用P管。“+”号,说明这两项是并联的,可以线或。最后一项是传“0”的,宜用N管实现,且是原量控制,可用二个传输门串联。52004/7/512.2.1与非门(续)由此可见,CMOS与非门的结构应当是:在P管阵列,两个传输门并联,接到Vdd。在N管阵列,两个传输门串联,接地。右图所示两输入端与非门电路图。图12.362004/7/512.2.2或非门或非门的特征是,全低出高,有高出低。其卡诺图如图9.4所示。显然,有3个最小项是传输“0”的,只有1个最小项传“1”,故传输门设计应为,其中前两项是原量控制的,传“0”,可以“线或”

4、接地。最后一项是非量控制,传输门串联,传“1”,即接Vdd。图12.472004/7/512.2.2或非门(续)故CMOS或非门将是:P管阵列,两个传输门串联,接Vdd。N管阵列,两个传输门并联,接地。其电路如图所示。图12.582004/7/5“与非门”和“或非门”的两个例子指出:P管阵列的逻辑结构正好是N管阵列的对偶:串联并联NMOS阵列是原量控制,PMOS阵列是非量控制,因而,N型阵列和P型阵列可以接同一个输入信号。P管和N管阵列阵列逻辑结构的对偶关系92004/7/512.2.3复杂的“与或非”电路已知:求:实现上

5、述布尔表达式的CMOS逻辑电路。解:先绘卡诺图,划圈,列出传输门方程式。再将传输门方程式归为P阵列和N阵列。然而,这种设计方法不甚理想,因为它有5个变量,太繁。102004/7/512.2.3复杂的与或非电路(续)为此,先利用原量表达式设计N管阵列MOS传输门,接地传“0”。然后,根据De-Morgan定理,将上式转化为非量形式,再利用非量表达式设计P管阵列MOS传输门,接Vdd,传“1”,图12.6112004/7/512.2.3复杂的与或非电路(续)由此可见,这类CMOS电路有如下特点:电路中PMOS管的数目与NMOS管

6、的数目相同。如果输入变量共有k个,则总共需要2k个晶体管。形成一种全互补电路。若一阵列是串联,则另一阵列必定是并联。管子数量多,功能、集成度较低。由于管子多,版图可能比较复杂。只有设计得当,版图才会有规则。122004/7/5与非门:设计举例6输入与非门:有规则的管子版图排列图12.7132004/7/56输入与非门:版图142004/7/512.3伪NMOS逻辑全互补CMOS电路的缺点是管子数太多。这么多的P管仅仅为了传输卡诺图中的互补项,能否省掉?能否象NMOS电路那样,用一个负载管替代?为此,美国AT&T公司BellL

7、abs研制了一种新的电路,称之为伪NMOS逻辑,如图所示。图12.8152004/7/512.3伪NMOS逻辑(Pseudo-NMOSLogic)采用一只P管做负载是可能的,只要把它的栅极接地,P管就一直处于导通状态,可以作为负载管。因为在这个电路中,地是最低电位,因而P管的栅源电压Vgsp实际上是最负的,永远满足

8、Vgsp

9、Vds+VTp,P管处于线性区域,故伪NMOS反相器的基本特性如图所示图12.9162004/7/512.3伪NMOS逻辑(续)当ViVTn时,N管导通,

10、这时,N管处于饱和区,P管处于线性区,于是,172004/7/512.3伪NMOS逻辑(续)平衡时,Idsn=Idsp,则取典型值,Vtn=0.2Vdd,Vtp=-0.2Vdd,Vi=0.5Vdd,Vo=0.5Vdd,通常n/p=2.5,代入得,182004/7/512.3伪NMOS逻

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。