复杂数字系统设计-Ch4A

《复杂数字系统设计-Ch4A》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、第四部分：复杂数字电路系统设计4.1二进制加法器（Adder）——加法器是数字运算系统中最基本的单元电路，任何复杂的二进制算术运算一般都是按照一定的规则通过基本的加法操作来实现的。1位加法器——半加器与全加器半加器（HalfAdder）ABSumCarry0000011010101101图：一位半加器真值表一位半加器逻辑表达式5.1二进制加法器（Adder）全加器（FullAdder）ABCinSumCout0000001010100101100100110011011010111111全加器真值表和逻辑表达式4.1二进制加法器（Adder）1

2、位加法器——半加器与全加器全加器（FullAdder）一位全加器逻辑电路图4.1二进制加法器（Adder）1位加法器——半加器与全加器全加器（FullAdder）一位全加器MOS管电路图4.1二进制加法器（Adder）1位加法器——半加器与全加器全加器（FullAdder）一位全加器集成电路版图4.1二进制加法器（Adder）n位并行加法器并行相加是指n位被加数中的每一位与n位加数中的各个对应位同时相加。n位并行加法器由n个一位全加器相互连接构成，其连接方式决定了该加法器的电路复杂程度和运算速度。行波进位加法器（RippleCarryAdder

3、）4.1二进制加法器（Adder）行波进位加法器（RippleCarryAdder）结构特点该加法器每一位的进位输入均由相邻的低位送来，在最高位（n-1）得到最后的进位输出Carry，输出的“和”SUM则从各个相应位取得。性能特点：电路简单、规则，易于IC版图的设计与实现；主要缺点：进位信号是从最低位向最高位逐级传递的（就是所谓的行波），只有这样才能获得正确的结果；延迟计算4.1二进制加法器（Adder）两个重要的变量从一位全加器的逻辑表达式中可以导出两个只和参与运算操作数相关的变量G和P:其中G称为进位产生函数，即若G=1，无论该全加器的进位

4、输入如何，都会有进位输出Cout产生。P则称为进位传递函数，若P=1，则该全加器的进位输入才可以参与生成进位输出Cout。于是，一位全加器的逻辑运算表达式也可以用下式表达：4.1二进制加法器（Adder）旁路进位加法器（CBA:CarryBypassAdder）旁路进位加法器的结构特点是将N位的加法运算划分成多个4位的分组，组内采用行波进位的连接方式，在此基础上，通过进位旁路选择逻辑将各个分组连接在一起，构成实际的N位旁路进位加法器。4.1二进制加法器（Adder）旁路进位加法器（CBA:CarryBypassAdder）即最低位的进位输入被直

5、接旁路至下一组的进位输入。否则，下一组的进位输入从上一组的行波进位输出获得。基本设计思想：若,则:,4.1二进制加法器（Adder）旁路进位加法器（CBA:CarryBypassAdder）运算的过程:对于任意的一个分组，一旦加数和被加数在其输入端稳定下来，立即进行P、G和BP函数的计算，然后其进位与求和可以分成两种情况进行：（1）进位旁路组内行波进位加法器完成本组各数据位的求和与进位运算，但由于本组的进位输入尚不确定，结果可能并不正确；与此同时，二选一数据选择其选择输出本组的进位输入（旁路进位）；一旦本组进位输入稳定，重新计算本组各数据位的求

6、和与进位；同时，本组进位输入被旁路至下一组的进位输入端。4.1二进制加法器（Adder）旁路进位加法器（CBA:CarryBypassAdder）运算的过程:（2）非进位旁路（假设Bit10相加后有进位）组内行波进位加法器完成本组各数据位的求和与进位运算，但由于本组的进位输入尚不确定，结果可能并不正确，但Bit10的进位与Bit11的进位及和是正确的；与此同时，二选一数据选择其选择输出本组的行波进位结果（Bit11的进位运算结果）；一旦本组进位输入稳定，重新计算本组各数据位的求和与进位，获得最终的正确结果；4.1二进制加法器（Adder）旁路进

7、位加法器（CBA:CarryBypassAdder）旁路进位并行加法器运算速度比较快的原因（1）各个分组的P和G以及BP函数可以同时并行计算；（2）在最坏的延迟条件下，即进位需要在所有参与运算的数据位之间传递，由于事先已完成了BP函数的计算，进位也只需要在分组之间传递，而不是在分组之内传递。4.1二进制加法器（Adder）旁路进位加法器（CBA:CarryBypassAdder）运算速度计算公式:是计算P、G和BP函数所需的时间；是进位旁路逻辑的延迟时间；4.1二进制加法器（Adder）选择进位加法器（CarrySelectAdder）结构特点

8、将n位操作数分成相同位数（K位）的M个分组；每一组由两个K位的行波进位加法器和一个多路数据选择器（MUX）构成；两个加法器的进位输入分别是“1”和“0