QuartusII使用方法

《QuartusII使用方法》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、EDA技术基础第4章QiartusII应用向导4.1基本设计流程4.1.1建立工作库文件夹和编辑设计文件⑴．新建一个文件夹（不能用中文，不要用全数字）为设计项目（Project）建立一个放置与设计相关的所有文件。⑵．创建文件⑶．设计文件（输入源程序）⑷．文件存盘（输入源程序）存盘文件名应该与实体名一致。4.1.2创建工程⑴打开建立新工程管理窗口⑵将设计文件加入工程中⑶选择目标芯片4.1.3编译前设置⑴选择FPGA目标芯片⑵选择配置器件的工作方式⑶选择配置器件和编程方式⑷选择输出设置⑸选择目标器件闲置引脚的状

2、态4.1.4全程编译4.1.5时序仿真⑴打开波形编辑器⑵设置仿真时间长度⑶向波形编辑器拖入信号节点⑷设置好激励波形图⑸数据总线格式设置⑹.vwf激励波形文件存盘⑺选择仿真控制⑻仿真及仿真波形输出4.1.6观察RTL电路4.2引脚设置和下载4.2.1引脚锁定⑴打开编程窗口、设置编程器和配置文件4.2.2编程文件下载⑵选择编程下载方式⑶选择下载文件⑷编程下载ByteBlasterII接口、AS模式编程窗口、选择.POF文件、EPCSx器件4.2.3AS模式编程配置器件4.3原理图输入设计方法⑴.为本项工程设计建

3、立文件夹⑵.输入设计项目和存盘4.3.1.设计流程⑶.将设计项目设置成可调用的元件①将所需元件全部调入原理图编辑窗并连接好，存放在当前工程路径文件夹中。②将当前文件变成一个元件符号存盘，以待在高层次设计中调用。⑷.设计全加器顶层文件用同样的方法连接好全加器原理图f_adder.bdf⑸.将设计项目设置成工程和时序仿真用学过的方法将设计项目设置成工程存盘，工程名和顶层文件名都是f_adder。选择目标器件，进行全程编译。将设计项目设置时序仿真全加器工程f_adder的仿真波形文件4.3.2.应用宏模块原理图设

4、计①.设计电路原理图⑴.计数器设计②.建立工程③.波形仿真④.生成元件符号⑵.频率计主结构电路设计2位十进制频率计顶层设计原理图文件如下：2位十进制频率计测频仿真波形如下：⑶.时序控制电路设计测频时序控制电路如下：测频时序控制电路工作波形如下：⑷.顶层电路设计频率计顶层电路图如下：频率计工作时序波形如下：4.4嵌入式逻辑分析仪使用⑴．打开SignalTapII编辑窗DATA标签页SETUP标签页触发器选择触发器类型选择工程主频时钟⑵．设置采集时钟⑶．调入待测信号⑷．逻辑分析仪触发控制触发类型选择Basic⑹

5、．启动SignalTapII进行采样与分析⑸．编译下载⑷．文件存盘