计算机组成原理第4章作业答案

《计算机组成原理第4章作业答案》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、存储器习题参考答案1.解释概念：主存：主存储器的简称，主要特点是可以和CPU直接交换信息。(P70)辅存：辅助存储器的简称，是主存储器的后援存储器，用来存放当前暂时不用的程序和数据，它不能与CPU直接交换信息。(P70)Cache：高速缓冲存储器，用在主存和CPU之间使两者速度更好地匹配。(P71)RAM：随机存储器，是一种可读/写存储器，其特点是存储器的任何一个存储单元的内容都可以随机存取，而且存取时间与存储单元的物理位置无关。(P69)SRAM：静态RAM，以触发器原理寄存信息。(P69)DRAM：动态RAM，以电容充放电原理寄存

2、信息。(P69)ROM：只读存储器，是能对其存储的内容读出，而不能对其重新写入的存储器。这种存储器一旦存入了原始信息后，在程序执行的过程中，只能将内部信息读出，而不能随意重新写入新的信息去改变原始信息。(P69)PROM：是可以实现一次性编程的只读存储器。(P89)EPROM：是一种可擦除可编程只读存储器。它可以由用户对其所存信息作任意次的改写。(P90)EEPROM：用电可擦除只读存储器，在联机条件下，用字擦除方式或页擦除方式，既可局部擦写，又可全部擦写，这种EPROM就是EEPROM。(P69,91)CDROM：只读型光盘，这种光

3、盘内的数据和程序是由厂家事先写入的，使用时用户只能读出，不能修改或写入新的内容。(P147)Flah memory：闪速存储器，又称快擦型存储器，它是在EPROM和EEPROM工艺基础上产生的一种新型的、具有性能价格比更好、可靠性更高的可擦写非易失性存储器。（P91）3.存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？答：存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。Cache—主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于

4、Cache的速度，而寻址空间和位价却接近于主存。主存—辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。综合上述两个存储层次的作用，从整个存储系统来看，就达到了速度快、容量大、位价低的优化效果。主存与CACHE之间的信息调度功能全部由硬件自动完成。而主存—辅存层次的调度目前广泛采用虚拟存储技术实现，即将主存与辅存的一部份通过软硬结合的技术组成虚拟存储器，程序员可使用这个比主存实际空间（物理地址空间）大得多的虚拟地址空间（逻辑地址空间）编程，当程序运行时，再由软、硬件自

5、动配合完成虚拟地址空间与主存实际物理空间的转换。因此，这两个层次上的调度或转换操作对于程序员来说都是透明的。5.什么是存储器的带宽？若存储器的数据总线宽度为32位，存取周期为200ns，则存储器的带宽是多少？解：存储器的带宽指单位时间内从存储器进出信息的最大数量。存储器带宽=1/200ns×32位=160Mb/s=20MB/s=5MW/s注意字长（32位）不是16位。（注：本题的兆单位来自时间=106）6.某机字长为32位，其存储容量是64KB，按字编址其寻址范围是多少？若主存以字节编址，试画出主存字地址和字节地址的分配情况。解

6、：存储容量是64KB时，按字节编址的寻址范围就是64KB，则：按字寻址范围=64K×8/32=16K字按字节编址时的主存地址分配图如下：0123…………65465534655327…………6553565533字地址HB—————字节地址—————LB048……65528655327.一个容量为16K×32位的存储器，其地址线和数据线的总和是多少？当选用下列不同规格的存储芯片时，各需要多少片？1K×4位，2K×8位，4K×4位，16K×1位，4K×8位，8K×8位解：地址线和数据线的总和=14+32=46根；各需要的片数为：1K×4

7、：16K×32/1K×4=16×8=128片2K×8：16K×32/2K×8=8×4=32片4K×4：16K×32/4K×4=4×8=32片16K×1：16K×32/16K×1=32片4K×8：16K×32/4K×8=4×4=16片8K×8：16K×32/8K×8=2X4=8片9.什么叫刷新？为什么要刷新？说明刷新有几种方法。解：刷新——对DRAM定期进行的全部重写过程；刷新原因——因电容泄漏而引起的DRAM所存信息的衰减需要及时补充，因此安排了定期刷新操作；常用的刷新方法有三种——集中式、分散式、异步式。集中式：在最大刷新间隔时间

8、内，集中安排一段时间进行刷新；分散式：在每个读/写周期之后插入一个刷新周期，无CPU访存死时间；异步式：是集中式和分散式的折衷。11.一个8K×8位的动态RAM芯片，其内部结构排列成256×256形式，存取周期为0.1µ