2011级数字集成电路重点(不完全)

《2011级数字集成电路重点(不完全)》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、注意，这只是根据老师的重点在PPT上找的，有的没有找到用黄色背景画出了，不全面，只是做个参考。。1、数字设计面临的挑战微观问题（MicroscopicProblems）1)?超高速设计（Ultra-highspeeddesign）2)?互连（Interconnect）3)?噪声、串扰（Noise,Cross-talk）4)?可靠性和可制造性（Reliability,Manufacturability）5)?功耗（PowerDissipation）6)?时钟分布（Clockdistribution）…宏观问题（Macroscopi

2、cIssues）1)?产品面市时间（Time-to-Market）2)?集成规模（MillionsofGates）3)?高层次抽象设计（High-LevelAbstractions）4)?IP复用：可移植性（Reuse&IP:Portability）5)?可预测性（Predictability）…2、如何评估数字电路的性能a)成本（Cost）b)可靠性（Reliability）c)可量测性（Scalability）d)速度(如delay,operatingfrequency)e)功耗（Powerdissipation）f)执行一

3、项功能需要的能量（Energytoperformafunction）3、光刻过程氧化→涂光刻胶→光刻机曝光→光刻胶显影→酸刻蚀→清洗、干燥→工艺步骤→光刻胶去除4、工艺步骤扩散和离子注、淀积、刻蚀、平面化（化学机械抛光）流程：定义有源区，刻蚀、绝缘沟槽中填充氧化物→阱区离子注入→淀积、形成多晶硅层→源、漏区及衬底接触的离子注入→形成接触孔和通孔、淀积形成金属层图形5、pn结二极管简化模型6、pn结内建电势其中ΦT为热电势，ΦT=kT/q,300K（常温）时为26mVNA、ND为掺杂浓度ni为本征载流子浓度，PPT上例题为1.5×

4、10107、二极管电流与电压关系理想情况：简化模型：其中VDon约为0.6~0.8V，PPT中例题为0.7V8、反相器的电路图9、输入为高低电平时的输出（VOH、VOL分别为高电平、低电平）有比反相器如电阻负载反相器无比反相器如CMOS反相器10、CMOS反相器的特点1)输出高电平和低电平分别为VDD和GND。信号电压摆幅等于电源电压，噪声容限很大。2)无比逻辑。逻辑电平与器件尺寸无关，晶体管可以采用最小尺寸。3)具有低输出阻抗。稳态时在输出和VDD或GND之间总存在一条具有有限电阻的通路，对噪声和干扰不敏感。4)输入电阻极高，

5、不消耗直流输入电流。5)没有静态功耗。稳态工作情况下，电源和地之间没有直接的通路。11、电压传输特性（VTC）VIH、VIL分别为输入为高、低电平的极限，是dVout/dVin=-1的时候的VinVM为门限电压，是Vout=Vin的时候电阻负载反相器（有比反相器）CMOS反相器（无比反相器）12、互补CMOS构造互补逻辑门由PUN（上拉网络）和PDN（下拉网络）组合而成，PUN和PDN是对偶逻辑网络。13、PUN和PDN构造的经验规则：1)?晶体管看作是由其栅端信号控制的开关。2)?PDN用NMOS器件，PUN用PMOS器件。3

6、)?推导构造逻辑功能的规则：NMOS串联对应与（AND）功能，NMOS并联对应或（OR）功能。4)?根据Morgan定理，PUN和PDN是对偶网络。构造CMOS门，一个网络（如PDN）用串并联器件的组合实现，另一个网络可根据对偶性原理得到。1)?互补门自然求反功能。单级只能实现NAND，NOR和XNOR等，非反相布尔函数需要额外的反相器。2)?实现N输入的逻辑门需要晶体管数目为2N。14、MOS管的串/并连实现的逻辑功能NMOS为高电平时，NMOS开关闭合（导通），NMOS传输“强”0和“弱”1NMOS串联实现“与”逻辑NMOS

7、并联实现“或”逻辑PMOS为低电平时，PMOS开关闭合（导通），PMOS传输“强”1和“弱”0PMOS串联实现“或非”逻辑PMOS并联实现“与非”逻辑15、根据逻辑关系构造符合CMOS逻辑门例如：①据NMOS管的串并联规则推导出PDN(PUN:乘*是mos管并联，反正加+是串联)注意NMOS构成的是F=D+A⋅(B+C)，使PDN导通时传递低电平”0”图为②利用对偶性逐层推导出PUNPMOS构成的是F,使PUN导通时传递高电平”1”图为③连在一起成为完整的电路16、输入模式（图案）对延时的影响延时依赖于输入图案1.输出低到高转换

8、a)两输入都变低延时：0.69×(Rp/2)×CLb)一个输入变低延时：0.69×Rp×CL2.输出高到低转换两输入都变高延时：0.69×(2Rn)×CL17、扇入对延时的影响最坏情况下，传播延时与扇入成二次方函数关系增加1)?晶体管数目（2N）增加了门的总电容