基于FPGA的数字电视信号发生器的设计与实现 来源: 中国

基于FPGA的数字电视信号发生器的设计与实现 来源: 中国

ID:40918060

大小:139.51 KB

页数:5页

时间:2019-08-10

基于FPGA的数字电视信号发生器的设计与实现 来源: 中国_第1页
基于FPGA的数字电视信号发生器的设计与实现 来源: 中国_第2页
基于FPGA的数字电视信号发生器的设计与实现 来源: 中国_第3页
基于FPGA的数字电视信号发生器的设计与实现 来源: 中国_第4页
基于FPGA的数字电视信号发生器的设计与实现 来源: 中国_第5页
资源描述:

《基于FPGA的数字电视信号发生器的设计与实现 来源: 中国》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、时间就是金钱,效率就是生命!基于FPGA的数字电视信号发生器的设计与实现来源:中国仪表网 前言电视信号的数字化使得数字电视设备越来越受到广大电子消费者的青睐,如何选择自己理想的数字电视产品,也成了消费者关心的问题,评价、测试电视系统与设备运行的质量状况成为广播电视行业所关注的热点。  而数字电视信号发生器能提供可视的测试图像信号,直观、快捷的测试方法,因此,数字电视信号发生器成为目前电子设计的热门研究课题,他在数字电视节目制作播出、科研、生产以及售后服务过程中起着不可或缺的作用。本文设计了一种基于FPGA的数字

2、电视信号友生器,该信号发生器以一种单芯片多配置的方案,针对系统各部分功能特性和性能进行选片没计,并利用FPGA内部存储资源来生成各种测试信号的图像。  1、数字电视信号发生器的功能与原理  1.1系统功能  数字电视信号发生系统的主要任务是产生符合SMPTE274M系统标准的18种数字信号测试图像,YPbPr,RGB两种视频输出接口符合ITU-RBT.1120-2/GY/T157-2000演播室高清晰度数字视频信号接口标准。本系统的核心是图像信号的编码发生单元FPGA,采取单芯片多配置方案可使18种图像信号方便

3、地进行配置与加密。人机界面由单片机控制,可快速地进行图像切换和格式转换。在普通电源接入下,系统需生成支持SMPTE274M系统标准中的1080I60Hz,1080I50Hz,1080P60Hz、1080P50Hz四种标准格式的18种高清晰度电视通用测试图像的数字输出信号和模拟输出信号,其标准测试信号的数码发生内核基于FPGA平台实现。在此基础上,本系统提供了一个人工可控功能,即用户可根据按键,对以上4种标准的18种测试图案进行切换控制。考虑到输出信号的实用性,输出的模拟测试信号和数字测试信号都必须满足相应的接口

4、标准。为满足以上约束条件,系统功能设计如图1所示。唯有惜时才能成功,唯有努力方可成就!时间就是金钱,效率就是生命!  1.2信号产生的原理  数字电视也是彩色电视(只是信号的表示形式及信号的处理方法与模拟电视有所不同),因此在考虑数字电视测试信号发生器包含哪些(测试信号)内容时,本文根据彩色电视的基本特点,首先应考虑包含一般彩色电视广播测试图的基本内容,例如观察显示设备扫描非线性失真和几何失真的棋盘信号和圆信号,观察图像清晰度和分辨率的多波群或扫频信号,观察亮度非线性失真情况以及显示器白平衡调整是否正确的灰度级

5、(或阶梯波)信号,观察彩色重现是否正确的彩条信号等;另外还考虑增加了在视频测量中最常用的2T脉冲信号、彩色多波群信号和彩色阶梯波信号,以及更为直观的斜波信号等,以便全面地观察和评价彩色电视系统或设备的基本质量。  以多波群测试信号为例,他包含了亮度多波群信号和色度多波群信号,信号在任何瞬间的值可用数字硬件中的数代表。对于亮度多波群信号,根据1125/50高清析度电视亮度信号采样频率(74.25MHz),为避免相位跳变,多波群测试信号各组应含整个采样周期,其频率自左向右各组正弦波的频率(fs)可分别取4.125M

6、Hz,6.1875MHz,7.425MHz,10.6MHz,14.85MHz,18.56MHz;对于色度多波群信号,根据数字电视色差信号采样频率(370125MHz)的要求,其频率自左向右各组正弦波的频率(fs)可分别取2.063MHz,3.094MHz,3.713MHz,5.3MHz,7.425MHz,9.28MHz;每组320个取样点,其方程为:  2、数字电视信号发生器的FPGA设计唯有惜时才能成功,唯有努力方可成就!时间就是金钱,效率就是生命!  2.1FPGA设计原理  FPGA是整个数字电视测试信号

7、发生器系统的核心,各种测试信号编码都在这一部分实现。本系统选用的FPGA是XILINX公司Vertex-E系列的XCV300E,开发工具为XILINX公司的ISE6.0,所有测试信号编码均采用Vetilog硬件描述语言编程实现。FPGA设计原理如图2所示。  所有测试信号的编码均基于图像的行/列坐标而产生,其行坐标和列坐标分别为像素计数器和行计数器根据全局时钟上升沿进行计数所得数值。行域信号生成模块对行计数器输出的值进行阈值划分,将测试图像按行划分为不同的区域,称为行域。在不同的行域中,根据像素计数器值进行不同

8、的像素区域划分,将测试图像进一步划分为相对独立的信号编码区域,每个区域对应一个标志信号。此时,行/列坐标与信号编码区域一一对应,称当前输出信号所在行/列所对应的信号编码区域为当前域,其标志信号为当前域标志信号。最后,根据当前域标志信号对测试信号的定时基准码、有效区域等信号进行编码,由测试图案编码模块输出全图像信号数字视频分量的码值。  2.2FPGA设计总体结构  2.2.1图像信号产

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。