陕西理工学院数字电子技术试题1

《陕西理工学院数字电子技术试题1》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、陕西理工学院数字电子技术基础期末考试试卷题号一二三四五总分得分阅卷人上装订线系名：班级：姓名：学号：考试日期：下装订线答卷注意事项：学生答题前必须先将试卷上面的系名、班名、姓名、学号、考试日期一一填写清楚。字迹要清楚工整，不宜过大，以防试卷不够使用。一、填空题：（每题2分，共18分）1、二进制数（1011011）2转换成十进制数是；八进制数（723）8转换成十进制数是；十六进制数（DA5）16转换成十进制数是。2、TTLOC门的输出端直接相连，实现线与。3、在下图所示的组合电路框图中，若A1,A2…Am为输入逻辑变量，Y1，Y2…Yn

2、为输出逻辑函数，其输入和输出间的函数关系可表示为Y1=f1由此可见，组合电路的输出只决定于而与无关。4、由两级触发器构成的同步时序电路的状态转换表如表所示，则该电路的逻辑功能是。当X＝0时，电路状态Q2Q1按计数；当X＝1时，电路状态按计数。XZ0000100011000101100110011001111010001100101111005、请写出表中逻辑函数的数值ABY1=Y2=000110116、对于JK触发器，若K＝，则可完成触发器的逻辑功能。7、堆栈存储器的存取方式是。8、倒T型电阻网络DAC的电阻网络的电阻取值只有两种。9

3、、将模拟信号转换为数字信号，需要、、、四个过程。二、选择题：（每题2分，共18分）1、异步时序电路和同步时序电路比较，其差异在于A．没有触发器B．没有统一的时钟脉冲控制C．没有稳定状态D．输出只与内部状态有关（）2、CMOS门电路的静态功耗比TTL门电路的静态功耗。A、大B、小C、相等D、以上各项都不是3、如图所示TTL电路中逻辑表达式为的是4、编码器的逻辑功能是。A、把某种二进制代码转换成某种输出状态B、将某种状态转换成相应的二进制代码C、把二进制数转换成十进制数D、以上各项都不是5、两个TTL或非门构成的基本RS触发器如图所示。如

4、果S＝R＝0，则触发器的状态应为A．置0B．置1C．Qn+1＝QnD．Qn+1不定（）6、由开关组成的逻辑电路如图所示，设开关A、B分别有如图所示为“0”和“1”两个状态，则信号灯L亮的逻辑式为A.L＝AB＋B.L＝＋ABC.L＝＋D.以上各项都不是（）7、下图所示波形的起始状态Q3Q2Q1Q0=0000，则该波形表明的计数器是（多项选择）A.下降沿触发的十进制减法计数器B.高电平触发，有8个无效状态C.下降沿触发的十进制加法计数器D.有6个无效状态的十进制加法计数器8、电路如图所示，这是由定时器构成的。A、多谐振荡器B、单稳态触发器

5、C、施密特触发器D、双稳态触发器9、八路数据选择器如图所示，该电路实现的逻辑函数F等于（多项选择）A．B.C.D.A+B（）三、判断题（本题10分，共10题）1.异步时序电路各级触发器类型不同。（）2.与十进制数（1）10等值的余3码是（0100）余3码。（）3.的对偶式是（）4.计数器的模是指对输入的计数脉冲的个数。（）5.TTL与非门如图所示，输出高电平为3.6V，低电平为0.3V，若输入端外接电阻Ri小于与非门的关门电阻Roff，即Ri＜Roff，C点相当于逻辑低电平，则输出F＝3.6V。（）6.在如图所示的电路中，当ABC=1

6、11时，输出Y=0。（）7.触发器必须具备的基本特点之一是：根据不同的输入信号可以置成1或0状态。（）8.在如图所示的多谐振荡器电路中，为降低振荡频率而减小电源电压VCC。（）9.存储器字数的扩展可以利用外加译码器控制数个芯片的片选输入端来实现。（）10.CMOS门电路的输入阻抗很高，若输入端悬空，在有静电感应等情况下，在悬空端将产生不定电位，故CMOS门输入端不允许悬空。（）四、综合题（本题32分，共4题）1.电路如图所示，设开关闭合为1，断开为0，灯亮为1，灯灭为0。列出反映逻辑L和A、B、C关系的真值表，并写逻辑函数L的表达式。

7、2.用卡诺图化简函数。3.主从JK触发器和维持阻塞型D触发器所组成的逻辑电路如图（a）所示。已知Rd、CP和D的波形如图（b）所示，试对应地画出Q0、Q1端的波形。设触发器的初态均为1。4.由555定时器构成的多谐振荡器如图所示。已知：R1=1kΩ，R2=8.2kΩ，C1=0.1μF，C2=0.01μF试求：脉冲宽度tWH、振荡频率f和占宽比D。五、计算题（本题22分，共2题）1.阻塞-维持型D触发器的电路如图（a）所示，输入波形如图（b）所示，画出Q端的波形。设触发器的初始状态为“0”。2.写出如图所示时序电路的驱动方程、状态方程和

8、输出方程，画出电路的状态转换图，并说明该电路能否自启动。