基于3G网络的移动视频监控系统解决方案

基于3G网络的移动视频监控系统解决方案

ID:41088408

大小:166.50 KB

页数:6页

时间:2019-08-16

基于3G网络的移动视频监控系统解决方案_第1页
基于3G网络的移动视频监控系统解决方案_第2页
基于3G网络的移动视频监控系统解决方案_第3页
基于3G网络的移动视频监控系统解决方案_第4页
基于3G网络的移动视频监控系统解决方案_第5页
资源描述:

《基于3G网络的移动视频监控系统解决方案》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、引言  在数字化视频监控技术飞速发展的今天,数字化视频监控系统正迅速的深入到各行业,如企业、煤矿、学校、公共场所,为人们的工作和生活带来了一次大变革。由于能够在达芬奇平台中实现数字视频、音频、语音与话音技术,因此达芬奇技术可以为数字化视频监控系统的当前变革打下基础。  与此同时,随着3G网络的开通,更为高清移动数字化监控系统提供了实现的可能。  本文中要设计的3G移动视频监控系统是一种能提供视频采集、视频数据压缩、联动报警、卫星定位及网络传输功能于一体的一种移动实时视频监控系统。其主要技术瓶颈就在于:①其系统耗时是否能保

2、证其实时性要求,关键为H.264压缩算法耗时。由于嵌入式环境资源的限制,在视频数据的实时性传输和图像质量方面,尤其是多路的情况下,其一直都得不到保证。但是随着达芬奇技术的成熟,其ARM926EJ-S与DSPC64x+的双核架构,H.264压缩算法独立运行在DSP的CodecServer端,解决了系统耗时保证其实时性要求。②其3G无线网络传输能否保证视频质量及实时性。在保证视频质量及传输实时性要求上,可以从两个方面入手:①缩短视频数据的传输时间,使用当前最高效的H.264编码技术缩小传输的信息量,采用动态自适应调整视频数据

3、的帧码率来减少传输的信息量,以适应无线带宽及抖动。②实现视频数据传输的QoS机制,自己设计实现了3G无线传输的QoS机制,选用实时传输控制协议RTCP和RTP配合使用,能以有效的反馈和最小的开销实现传输效率最佳化,因此保证了视频质量及其实时性。  1系统架构及工作原理  本系统采用的是由达芬奇处理器(TMS320DM6446)、DDR2SDRAM(MT47H64M16)、NFLASH(K9F1208X0C)、视频TVP5150、3G芯片(中兴MC8360)、GPS卫星定位芯片加上外围接口芯片的方案。CCD摄像机采集模拟视

4、频信号传入视频内,进行模/数转换,输出符合ITU-BT.656标准的数字视频信号,然后将数字视频信号传到视频处理子系统的前端进行预处理,将数字视频信号通过本人设计的OSD字幕添加算法加入白底黑边字幕后,经过CodecEngine编码后通过USB2.0总线端口送入3G传输芯片,无线传输到远程视频监控中心;达芬奇处理器检测进行卫星定位命令,通过串口接收GPS卫星定位信息,然后将GPS卫星定位信息传入到3G传输芯片,无线传输到远程视频监控中心,在地图上标定其坐标点及其移动轨迹。DM6446上的DSP端主要负责视频编解码工作,A

5、RM端做为控制视频解码芯片、3G传输芯片、GPS定位芯片和外围接口芯片的控制器。系统硬件结构框图如图1所示。  2硬件方案设计  2.1视频采集与解码设计  本设计中选用TI公司的视频解码芯片TVP5150完成视频图像的模/数转换。TVP5150是超低功耗、支持NTSC/PAL/SECAM等格式的高性能视频,它正常工作时功耗仅115mW,并具有32脚TQFP超小封装。它可以接收两路CVBS或一路S-Video信号,通过I2C总线设置其内部寄存器,可以输出8位4:2:2的ITUBT.656信号。  TVP5150芯片采用1

6、4.31818MHz晶振做为输入时钟,数字和模拟输入电压为1.8V,IO口电压为3.3V;信号输入有AIP1A和AIP1B两路,并且都进行阻抗匹配设计,防止对输入信号的反射;YOUT[0:7]输出8路YcbCr信号,行场同步信号选择引脚HSYNC和VSYNC输出;SCLK引脚向DM6446芯片输出27MHz时钟信号,用来同步数据采集。  2.2DDR2SDRAM内存接口设计  内存主要用来缓存视频输入图像数据,存储ARM和DSP代码等。DDR2内存是一种新型高速、大容量的双速率同步存储器,相对于DDR,DDR2具有更高的

7、频宽、更低的功耗、更好的高速效能。  本设计选用Micron公司的MT47H64M16BT型号DDR2芯片,该芯片单片容量为1Gb,提供16位字长数据总线接口,芯片采用1.8V做为输入电压,其内存支持差分锁存信号,可以保证电路在高速情况下准确的锁存总线上的数据,使系统更加稳定可靠。为提高系统内存容量并最大限度利用DDR2控制器的32数据总线,设计选用两片MT47H64M16BT,分别作为数据总线的高低16位,组成32位数据总线、大小为256Mbyte的内存系统。将两片16位DDR2芯片与32位总线的DDR2控制器连接时,

8、把数据总线和相应的数据选通信号及字节使能信号与相应DDR2芯片分别连接,其它信号两片DDR2芯片公用。此时,32位数据总线的DDR2控制器可同时访问两片DDR2芯片。  2.3电源设计  本设计选用TI公司的TPS75003和TPS62040电源管理芯片,TPS75003具有两路最大提供3A的拓扑电源和一路300mA

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。