eda基础(模拟部分)eda

eda基础(模拟部分)eda

ID:41560781

大小:59.17 KB

页数:4页

时间:2019-08-27

eda基础(模拟部分)eda_第1页
eda基础(模拟部分)eda_第2页
eda基础(模拟部分)eda_第3页
eda基础(模拟部分)eda_第4页
资源描述:

《eda基础(模拟部分)eda》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、EDA练习题注意:主要看课件及Verilog实验程序!(题比较混乱……)一、基本概念I.EDA的中文全称是什么?电子设计自动化(ElectronicDesignAutomation)2.IC常用的材料是什么?单晶硅3.IC的生产三部分:设计、制造、封装。4.IC制造中基片的制造步骤:(4步)光刻、扩散、注入、刻蚀。5.用什么工艺将设计好的电路做成芯片:光刻、扩散、注入、刻蚀、键合。6•给了一幅N沟道MOS管图,填管子类型(增强型、耗尽型)7.衡量集成电路产业水平的两个重要参数是什么:硅晶圆片直径和光刻精度(特征尺寸)。这两个参数现在在业界

2、达到什么水平?硅晶圆片直径=12in(300mm),光刻精度(特征尺寸)=0.13um8.分别写出VerilogHDL中的H、D、L的英文全拼和中文解释。HardwareDescriptionLanguage硬件描述语言9.解释ASIC、FPGA、PLDASIC=ApplicationSpecificIntegratedCircuit专用集成电路FPGA=FieldProgrammableGateArray现场可编程门阵列PLD=ProgrammableLogicDevice可编程逻辑器件10.模拟电路中常用的仿真算法是什么?SPlCE=

3、SimuiationProgramwithIntegratedCircuitEmphasisII.EDA中常用的仿真语言是什么?VerilogHDL、VHDL12.EDA平台常用的三种电路输入方法?原理图、波形、HDL13.世界上设计EDA软件实力最强的两个公司是什么?CADENCE强在布局布线,Synopsys强在逻辑综合仿真12.WORKBENCH在哪方面最有优势?EWB=ElectronicsWorkbench电路分析手段完备提供多种输入输出接口,用于电子线路设计与仿真虚拟平台。使用灵活方便,可进行电路设计、电路分析、测试、验证、纠

4、错、创新等。二、简答题1.请写出Multisim的Simulate菜单中常用的分析功能(至少6项)答:DCOperatingpoint,ACAnalysis,TransientAnalysis,FourierAnalysis,NoiseAnalysis,NoiseFigureAnalysis,DistortionAnalysis,DCsweep,Sensitivity02•给了一个单管放大电路图,问:(1)是什么电路?(2)给了实验中用的示波管的界面图像,问周期,放大倍数(3)静态工作点的标志量,两个,据给出的图表计算Ibq」cq,Uce

5、qJcq=0Ibq3.给了实验三中的差动放大器图。问:(1)电路名称(2)电路组成部分(让求镜像电流源电流大小之类)(3)电路特点(似乎是抑制温漂,零漂Z类,至少写两项)(4)此电路与单管相同结构的电路相比,放大倍数有何变化?(是原来的2倍,7172倍,不变)4.软核,固核与硬核的概念:软核:功能经过验证的,可综合的,实现后电路结构总门数在5000门以上的VerilogHDL模型称为"软核”(softcore)固核:把在某一种现场可编程门阵列(FPGA)器件上实现的经验证是正确的,且总门数在5000n以上的电路结构的编码文件称为“固核”(

6、firmcore)硬核:把在某一种专用集成电路(ASIC)工艺的器件上实现的经验证是正确的,且总门数在5000门以上的电路结构版图掩膜称为“硬核”(hardcore)5.VHDL与VerilogHDL比较。VHDL:VHS1CHardwareDescriptionLanguage中文义:甚高速集成电路硬件描述语言。共同点:1.能形式化地抽象表示电路的行为和结构2.支持逻辑设计中层次与范围地描述3.可借用高级语言地精巧结构来简化电路行为和结构;具有电路仿真与验证机制以保证设计的正确性1.支持电路描述由高层到低层的综合转换2.硬件描述和实现工

7、艺无关3.便于文档管理4.易于理解和设计重用不同点:VerilogHDL在系统级抽象方面比VHDL略差一些,而在门级开关电路描述方面比VHDL强。3.Top-down/Down-topTop-down设计方法:从系统设计入手,把系统分为若干基本单元,然后再把每一单元划分为下一层次的基本单元,一直这样做下去,直到可以直接用EDA元件库屮的基本元件来实现为止。优点:与设计工艺无关,早期在高层次,所以能够早期发现结构上的错误,减少设计工作量,同时减少逻辑仿真工作量,大型系统设计成为可能。缺点:最小单元不标准,制造成本可能很高。Down-top设

8、计方法:Top-down的逆过程,虽然设计也从系统级开始,即从设计树的树根开始对设计进行逐次划分,但划分首先考虑的是单元是否存在,设计划分必须从存在的基本单元出发,末枝单元要么是已经制造的单元

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。