一种线性调频信号源的设计

《一种线性调频信号源的设计》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第29卷第2期电子测量技术测试系统与组件2006年4月ELECTRONICMEASUREMENTTECHNOLOGY一种线性调频信号源的设计121李峥姜永华凌祥(1.海军航空工程学院研究生大队山东烟台264001)(2.海军航空工程学院电子信息工程系山东烟台264001)摘要:介绍了一种基于DDS芯片AD9956实现线性调频功能的硬件实现方法。阐述了如何利用DDS激励PLL系统的方案,设计一种覆盖雷达典型频段的、线性调频的信号源。该设计能满足线性调频的要求,具有较好的实用价值,而且具有很好的可编程性和扩展性。关键词:信

2、号源直接数字频率合成(DDS)线性调频(LFM)Designofalinearfrequencymodulationsignalgenerator121LiZhengJiangYonghuaLingXiang(1GraduateStudentGroupOneofNAEI,Yantai,264001;2DepartmentofElectronicEngineering,NAEI,Yantai,264001)Abstract:ThehardwareconfigurationofusingDDSchipAD9956torea

3、lizethelinearfrequencymodulationfunctionisintroduced.HowtodesignasignalgeneratorthatcoverstypicalfrequencyrangeofradarwithLFMbymethodofusingDDSstimulatePLLispresented.ThedesigncanmeettherequirementofLFM,andpossessbetterpracticalvalue.Also,ithasmanyothercharacter

4、istics,suchasbetterprogrammableandbetterextension.Keywords:signalgenerator,directdigitalsynthesis(DDS),linearfrequencymodulation(LFM).0引言线性调频技术作为一种实现宽带雷达信号的手段,已广泛地应用于很多领域。近年来出现的直接数字合成(DirectDigitalSynthesis,简称DDS)技术,用它产生线性调频信号及其他复杂波形信号的技术更日益受到重视。随着一批功能齐全的DDS芯片的出

5、现,改变某些电路参数设置,就可以改变线性调频脉冲的宽度和调频带宽,产生接近理想的线性调频信号。1线性调频信号的表达式线性调频矩形脉冲(Chirp)信号复数表达式图1线性调频信号的波形图可写成:j2πft1tj2π(ft+Kt2/2)s(t)=μ(t)o=recteo(1)Tt速频率合成器.主要由DDS模块、PLL模块和CML其中:模块构成。其内部时钟频率最高可达400MSPS,包μ1tj2πKt2/2括14位的D/A转换器,48位的频率调制字(t)=recte(2)TT(FTW)。PLL电路包括可达200MHz的相检器

6、(通为线性调频信号的复包络。过分频器可扩展为655MHz)和一个数字可控的电线性调频信号的波形图如图1所示。荷泵。该芯片还包括一个655MHz的CML模式的可编程驱动。DDS模块也支持用户自定义的线性扫频2AD9956芯片简介功能,实现多片同步,具有相位调制能力。AD9956是AnalogDevices公司生产的最新的快线性扫频模式通过控制寄存器(CFR1<17>·126·第2期李峥等:一种线性调频信号源的设计=1,CFR1<16>=0)来选择。该模式下,将起义下面是读数据还是写数据、寄存器的地址。始频率(低端频率)的

7、频率调谐字存入Prpfile0,数据传输时序图如图3所示。终止频率(高端频率)的频率调谐字存入Profile1,将Δ频率增量调谐字存入RDFTW,将上升斜率存入RSRR;将Δ频率减量调谐字存入FDFTW,将下降斜率存入FSRR;通过PS0端的电位信息来控制是上升模式或下降模式。3方案设计图3串行端口写时序线性调频控制采用DDS+PLL+VCO方法,DDS及PLL都采用AD9956芯片,VCO采用每一个通信周期前8个时钟信号的上升沿都用HMC388式的倍频和混频。其原理框图如图2所示。来向AD9956传送指令字,接下来的

8、时钟信号的上升沿用于Phase2的通信,Phase2是系统主控与AD9956之间实际的数据传输。在Phase2通信周期传送的数据位数取决于对应的寄存器。例如,当向控制寄存器2送数时,为4个字节;如果传送频率调谐字,即为6个字节。经过传输完每个指令的所有数据后,这个通信周期就完成。该DDS信号图2DDS激励PLL频率合成器的原理框图