基于PCI总线的数据采集卡设计

《基于PCI总线的数据采集卡设计》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、基于PCI总线的数据采集卡设计时间：2009-12-1113:00:20來源：山西电子技术作者：梁军龙国营大众机械厂0引言随着计算机软硬件技术和控制、测量技术的不断发展，许多工程技术人员都将PC机作为控制、测量开发的首选平台。而PCI(PeripheralComponentInterconnect,即外围部件互连)总线作为一种高性能、通用的局部总线，是廿前计算机插卡式外设总线的事实标准。PCI总线具有32/64位总线宽度。地址线和数据线复用，支持猝发传输，传输速率高达132MB/s；系统占用率低，具有较好的兼容性；有完备的即插即用(P

2、nP)管理体制，可同时支持多组外围设备。虽然PCI总线也经历了从PCI、PCI-X到PCIExpress的发展，但PCI总线

3、+1于存在时间长，开发工具、开发资料众多，在对数据吞吐屋要求不是很高的工业控制、测量领域仍有着顽强的生命力。笔者在学习了相关设讣资料的基础上，设计了基于PCI总线的数据采集卡，可以完成8路数字量I/O及4路差分14位A/D采集功能。本文将根据笔者的实际经验，介绍PCI接口扩展卡的软硬件设计流程。1PCI总线工作方式简介PCI总线标准由intel于1991年提出，后由PCI-SIG(PCISpecialInter

4、estGroup)接替了PCI规范的发展。PCI总线是一种时分复用的双向应答总线，传输发起方称为主设备，接收方称为从设备。其主要信号定义如下：RFAME：由主设备驱动，为低,指示一次传输的开始。DEVSEL：由从设备驱动，为低，指示响应传输请求。ADO〜AD31：地址、数据复用信号。PCI总线的数据传输以帧为单位，每次传输Itl一个地址周期和多个数据周期组成。首先给出木次传输的首地址，后而紧跟一个或多个4字节宽的数据，连续传输多个数据时，其地址自动递增。C/BE0〜C/BE3：这4根线在地址传送周期，传输的是总线命令，C/BE0〜C/

5、BE3的不同组合指示在ADO〜AD31±将要进行何种类型的操作，其代表的总线命令见表1;在数据传送周期，传输的是字节始能信号，用來表示在整个数据期间，AD31〜AD0上的哪些字节为有效数据。IRDY、TRDY：分别表示主设备准备好和从设备准备好。在传输过程屮，只有IRDY和TRDY同时有效，传输才能继续；否则插入等待周期，用于在不同速度的设备之间协调工作。表1地址传送周期时。C/BE0〜C/BE3所代表的总线命令PRSNT1、PRSNT2：PCI板对电源的请求信息，具体含义见表2。C/BE0〜C/BE3值总红命令0000中斷确认000

6、1待定周期0010I/O渎0011I/O写0100保留0101保留0110存储器读0111存储器写1000保留1001保留1010配置空间读1011配黄空间写1100可连续存储掘读1101双地址周期1110存储器线性读取，即进行存储器块读1111存储器舄后立即无效$2PRSNT1.PRSNT2iftUXPRSNT1PRSNT2含义开路开陥馳不存在PC1卡也开時存在PCI卡厭滋25W开陥存在PCI*M大赠15W也存在PCI卡撮大旎7.5W将PCI接口卡插入计算机插座，加电后，BIOS会根据PCI接口卡上的配置信息，为其分配相应的I/O端

7、口、存储器空间、屮断及DMA等计算机资源。2PC1接口卡的硬件设计笔者设计的PCI数据采集卡使用的PCI接口芯片是CH365,CH365町将32位高速PC1总线转换为简便易用的类似于ISA总线的8位主动并行接口，支持240字节的I/O端口映射、32K字节的存储器映射、扩展ROM以及中断。本数据采集卡仅使用了I/O端口映射及中断功能。木PCI数据采集卡使用MAXIM公司的4通道14位、差分、同吋采样ADC：MAX1338,实现A/D转换功能，并将MAX1338的/EOLC引脚与CH365的INT_REQ引脚相连，以便在ADC转换完成后，

8、向PC机发出中断申请。使用两片74HC273作为输出,一片用作8路I/O输出,另一片用作对MAX1338控制命令的输出。使用两片74HC373作为输入，一片用作8路I/O输入，势一片采集MAX1338的状态指示信号。使用TLP521-4对8路I/O输入、输出进行光电隔离。使用74LS138作为地址译码。在制作卬制板时，CH365的VCC^GND间应就近放置容量为0.1

9、1F高频、低ESR的多层瓷片电容，连接PCI总线的电源线引脚可以自由选择，但数量不宜少于4对oCH365属于高频数字电路，应该考虑信号阻抗匹配，在设计PCB板时禽要参考

10、PCI总线规范。建议CH365的PCI信号线的长度都小于35mm,尽量走弧线或者45度线，避免直角或者锐角走线，并且尽量将信号走线布在元件面；CH365的PCI时钟线CLK的长度尽暈保持在50mm〜65mm之间，并且不宜