计算机组成原理_3

《计算机组成原理_3》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、第三章存储系统3.1存储器概述3.2随机读写存储器3.3只读存储器和闪速存储器3.4高速存储器3.5cache存储器3.6虚拟存储器3.7存储保护3.1存储器概述3.1.1存储器分类存储器是计算机系统中的记忆设备，用来存放程序和数据。构成存储器的存储介质，目前主要采用半导体器件和磁性材料。存储器中最小的存储单位就是一个双稳态半导体电路或一个CMOS晶体管或磁性材料的存储元，它可存储一个二进制代码。由若干个存储元组成一个存储单元，然后再由许多存储单元组成一个存储器。根据存储材料的性能及使用方法不同，存储器有各种不同的分类方法:★按存储介质分半导体存储器：用半导体器件组成的存储器。

2、磁表面存储器：用磁性材料做成的存储器。★按存储方式分随机存储器：任何存储单元的内容都能被随机存取，且存取时间和存储单元的物理位置无关。顺序存储器：只能按某种顺序来存取，存取时间和存储单元的物理位置有关。★按存储器的读写功能分只读存储器(ROM)：使用时，只能读出而不能写入的半导体存储器。随机读写存储器(RAM)：既能读出又能写入的半导体存储器。★按信息的可保存性分非永久记忆的存储器：断电后信息即消失的存储器。永久记忆性存储器：断电后仍能保存信息的存储器。★按在计算机系统中的作用分可分为主存储器、辅助存储器、高速缓冲存储器、控制存储器等。3.1.2存储器的分级结构为了解决对存储器

3、要求容量大，速度快，成本低三者之间的矛盾，目前通常采用多级存储器体系结构，即使用高速缓冲存储器、主存储器和外存储器。名　称简称用　　途特　点高速缓冲存储器Cache高速存取指令和数据存取速度快，但存储容量小主存储器主存存放计算机运行期间的大量程序和数据存取速度较快，存储容量不大外存储器外存存放系统程序和大型数据文件及数据库存取速度慢，存储容量大cache主存磁盘cache磁盘磁带光盘图3.1存储器系统的分级结构CPU内部寄存器外存储器主存储器高速缓冲存储器3.1.3主存储器的技术指标主存储器的性能指标主要是：•存储容量•存取时间•存储周期•存储器带宽字存储单元即存放一个机器字的

4、存储单元，相应的地址称为字地址。一个机器字可以包含数个字节，所以一个存储单元也可包含数个能够单独编址的字节地址。下面列出主存储器的主要几项技术指标：指标含　义表　现单位存储容量在一个存储器中可以容纳的存储单元总数存储空间的大小字节数存取时间启动到完成一次存储器操作所经历的时间主存的速度ns存储周期连续启动两次操作所需间隔的最小时间主存的速度ns存储器带宽单位时间里存储器所存取的信息量,数据传输速率技术指标位/秒，字节/秒表3.2主存储器的主要几项技术指标3.2随机读写存储器3.2.1SRAM存储器1.基本存储元基本存储元是组成存储器的基础和核心，它用来存储一位二进制信息0或1。

5、下图一个是六管SRAM存储元的电路结构示意图。它是由两个MOS反相器交叉耦合而成的触发器，一个存储元存储一位二进制代码。这种电路有两个稳定的状态，并且A，B两点的电位总是互为相反的，因此它能表示一位二进制的1和0。根据图示来分析说明该存储元的读写操作实现过程。六管静态存储元电路图2.SRAM存储器的组成其内部组成结构是：存储体：存储单元的集合，通常用X选择线(行线)和Y选择线(列线)的交叉来选择所需要的单元。地址译码器：将用二进制代码表示的地址转换成输出端的高电位，用来驱动相应的读写电路，以便选择所要访问的存储单元。地址译码有两种方式。单译码：适用于小容量存储器，一个地址译码器

6、双译码：适用于大容量存储器，X向和Y向两个译码器。图示说明了一个采用双译码结构的存储单元矩阵的译码过程3.SRAM存储器芯片实例在了解了SRAM的内部组成结构后，下面我们通过实际中的存储器芯片来加以具体说明。下图是2114存储器芯片(1K×4)的逻辑结构方框图。注意：由于读操作与写操作是分时进行的，读时不写，写时不读，因此，输入三态门与输出三态门是互锁的，数据总线上的信息不致于造成混乱。4.存储器与CPU连接CPU对存储器进行读/写操作，首先由地址总线给出地址信号，然后要发出读操作或写操作的控制信号，最后在数据总线上进行信息交流，要完成地址线的连接、数据线的连接和控制线的连接

7、。存储器芯片的容量是有限的,为了满足实际存储器的容量要求，需要对存储器进行扩展。主要方法有：★位扩展法★字扩展法★字位同时扩展法★位扩展法：只加大字长，而存储器的字数与存储器芯片字数一致,对片子没有选片要求使用。下图为1K×4的RAM存储器芯片,组成1K×8位的存储器连接结构图。用1K4位芯片组成1K8位的存储器★字扩展法:仅在字向扩充，而位数不变。需由片选信号来区分各片地址。下图是用16K×8位的芯片采用字扩展法组成64K×8位的存储器存储器连接结构图。16K8位芯片组成64K8位