数字电路EDA设计题库(2011)

《数字电路EDA设计题库(2011)》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、1．EDA设计流程一般包括输入、设计、验证和下载4个步骤；2．EDA的设计输入法中常用的有文本输入、原理图和波形仿真3种；3．功能仿真是在设计输入完成后，选择具体器件进行编译之前进行的逻辑功能验证，因此又称为后仿真；4．当前最流行的并成为IEEE标准的硬件描述语言包括VHDL和VERILOG-HDL；5．硬件描述语言HDL给PLD和教学系统的设计带来了更新的设计方法和理念，产生了目前最常用的并称之为TOP-DOWN的方法；6．将硬件描述语言转化为硬件电路的重要工具软件称为HDL综合器；7．用MAX+PLUSⅡ的输入法设计的文件不能直接

2、保存在根目录下，因此设计者在进入设计之前，应当在计算机中建立保存设计文件的文件夹；8．图形文件设计结束后一定要通过编译，检查设计文件是否正确；9．指定设计电路的输入/输出端口与目标芯片引脚的锁定后，再次对设计电路的仿真称为后仿真；10．以EDA方式实现的电路设计文件，最终可以编程下载到FPGA或CPLD芯片中，完成硬件设计和验证；11．一般将一个完整的VHDL程序称为独立的电路；12．用VHDL设计的电路，既可以被高层次的系统调用，成为系统的一部分，也可以作为一个电路的功能块独立存在和独立运行；13．VHDL设计实体的基本结构由实体、

3、结构体、库、程序包和配置部分组成；14．实体和结构体是设计实体的基本组成部分，它们可以构成最基本的VHDL程序；15．IEEE于1987年公布了VHDL的87标准；16．IEEE于1993年公布了VHDL的93语法标准；17．在VHDL中最常用的库是IEEE标准库；18．VHDL的实体是由实体申明部分和端口说明部分组成；19．VHDL的实体声明部分指定了设计单元的输入端口或输出断口，它是设计实体对外的一个通信界面，是外界可以看到的部分；20．VHDL的结构体用来描述设计实体的逻辑结构和逻辑功能，它由VHDL语句构成是外界看不到部分；2

4、1．在VHDL的数据端口声明语句中，端口方向包括IN、OUT、INOUT和BUFFER；22．VHDL的数据对象包括信号、变量和常数，它们是用来存放各种类型数据的容器。23．VHDL的变量（VARIABLE）是一个局部量，只能在进程、函数和过程中声明和使用；24．VHDL的信号（SIGNAL）是一种数值容器，不仅可以容纳当前值，也可以保持原态；25．VHDL的数据类型包括标量型、复合型、符号型和存取型；426．在VHDL中，标准逻辑位数据有9种逻辑值；27．VHDL的操作符包括逻辑运算、关系运算、算术运算和并制运算4类；28．VHDL

5、的基本描述语句包括并行语句和顺序语句；29．VHDL的顺序语句只能出现在进程、函数和过程中，是按程序书写的顺序上而下，一条一条执行；30．VHDL的并行语句在结构体中的执行是并行的，其执行方式与语句书写顺序无关；31．VHDL的PROCESS语句是由并行组成的，但其本身却是顺序；33．VHDL的并行信号赋值语句的赋值目标必须都是信号；34．元件例化是将预先设计好的设计实体作为一个模块或元件，连接到当前设计实体中一个指定的端口。1．将设计的系统或电路按照EDA开发软件要求的某种形式表示出来，并送入计算机的过程称为（A）；A设计输入B设计

6、输出C仿真D综合2．VHDL属于（B）描述语言；A普通硬件B行为C高级D低级3．包括设计编译和检查、逻辑优化和综合、适配和分割、布局和布线、生成编程数据文件等操作的过程称为（B）；A设计输入B设计处理C功能仿真D时序仿真4．VHDL是在（B）年正式推出的；A1983B1985C1987D19895．在C语言的基础上演化而来的硬件描述语言是（A）；AVHDLBVerilogHDLCAHDDCUPL6．基于硬件描述语言HDL的数字系统设计目前最常用的设计方法称为（B）设计法；A自底向上B自顶向下C积木式D顶层7．在EDA工具中，能将硬件描

7、述语言转化为硬件电路的重要工具软件称为（B）；A仿真器B综合器C适配器D下载器8．在EDA工具中，能完成在目标系统器件上布局布线软件称为（C）；A仿真器B综合器C适配器D下载器9．MAX+PLUSⅡ是（C）；A高级语言B硬件描述语言CEDA工具软件D综合软件10．使用MAX+PLUSⅡ的图形编辑方式输入的电路原理图文件必须通过（B）才能进行仿真验证；A编辑B编译C综合D编程11．MAX+PLUSⅡ的设计文件不能直接保存在（A）；A硬盘B根目录C文件夹D工程目录12．使用MAX+PLUSⅡ工具软件建立仿真文件，应采用（D）方式；A图形编

8、辑B文本编辑C符号编辑D波形编辑413．在MAX+PLUSⅡ工具软件中，完成编译网表提取、数据库建立、逻辑综合、逻辑分割、适配、延时网表提取和编程文件汇编等操作，并检查设计文件是否正确的过程称为（B）；A编辑B编译C综合