计算机组成原理电子教案第3章

计算机组成原理电子教案第3章

ID:42414150

大小:1.26 MB

页数:78页

时间:2019-09-14

计算机组成原理电子教案第3章_第1页
计算机组成原理电子教案第3章_第2页
计算机组成原理电子教案第3章_第3页
计算机组成原理电子教案第3章_第4页
计算机组成原理电子教案第3章_第5页
资源描述:

《计算机组成原理电子教案第3章》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第三章运算方法和运算部件计算机组成原理电子教案陆遥3.1定点加减法运算3.1.1补码加减法运算3.1.2行波进位补码加法/减法器3.2定点乘法运算3.2.1原码一位乘法3.2.2补码一位乘法3.2.3阵列乘法器3.3定点除法运算3.3.1原码一位除法3.3.2补码一位除法3.3.3阵列除法器3.4定点运算器的组成与结构3.4.1逻辑运算与移位操作3.4.2算术逻辑单元(ALU)的功能设计3.4.3定点运算器的基本结构3.5浮点运算3.5.1浮点加法、减法运算3.5.2浮点乘法、除法运算3.5.3浮点运算部件3.1定点加减法运算3.1.1补码加减法运算计算机中均采用补码进行加减运算。定点整数

2、补码加、减运算规则:[x]补+[y]补=[x+y]补(mod2n)[x]补-[y]补=[x]补+[-y]补=[x-y]补(mod2n)定点小数补码加、减运算规则:[x]补+[y]补=[x+y]补(mod21)[x]补-[y]补=[x]补+[-y]补=[x-y]补(mod21)补码减法运算可以转换为补码加法运算,这样可以简化运算器的设计。【例3.1】设存放数据的寄存器为8位,x=+1010110,y=-1001001,求[x+y]补。解:首先求出x和y的补码[x]补=01010110[y]补=10110111按补码加法规则,有01010110[x]补+10110111[y]补00001101

3、[x+y]补(mod28)从运算结果来看,最高位上产生了进位1,但在模28的作用下,该位不被保留,所以[x+y]补=00001101(mod28)其符号位为0,说明和为正数。【例3.2】设存放数据的寄存器为8位,x=+1010110,y=+1101001,求[x-y]补。解:首先求出x和y的补码[x]补=01010110[y]补=01101001要将减法转换为加法,先求出[-y]补=10010111由此可得01010110[x]补+10010111[-y]补11101101[x-y]补(mod28)所以[x-y]补=11101101(mod28)从运算结果来看,符号位为1,说明差为负数。【

4、例3.3】设存放数据的寄存器为8位,x=+1010110,y=+1001001,求[x+y]补。解:首先求出x和y的补码[x]补=01010110[y]补=01001001按补码加法规则,有01010110[x]补+01001001[y]补10011111[x+y]补(mod28)从运算结果来看,符号位为1,说明为负数。但由于x、y均为正数,其和不可能为负数。究竟是什么原因造成这样的错误呢?补码是有一定的数据表示范围的;当两个数的补码相加(减),其和(差)超出特定位数的补码所能表示的数据范围时,称为“溢出”。“溢出”表现为,数的最高有效数字位占据并改变了数的符号位,从而造成数据表示的错误。

5、补码加减运算必须检测运算结果的“溢出”状态,并将检测结果反馈给处理器。几种常用的“溢出”检测方法:⑴根据运算结果的符号与运算数据的符号之间的关系检测“溢出”。设[x]补=xn-1xn-2…x1x0[y]补=yn-1yn-2…y1y0[x+y]补=sn-1sn-2…s1s0其中,xn-1、yn-1和sn-1分别为[x]补、[y]补和[x+y]补的符号位。以V表示“溢出”状态,则有⑵根据变形补码两个符号位之间的关系检测“溢出”。变形补码是具有两个符号位的补码;正数的变形补码,其两个符号位为00,负数的变形补码,其两个符号位为11。【例3.4】设x=+1010110,y=+1001001,用变形

6、补码求[x+y]补。解:首先求出x和y的变形补码[x]补=001010110[y]补=001001001则有001010110[x]补+001001001[y]补010011111[x+y]补(mod29)当变形补码产生溢出时,数的最高有效数字位会占据并改变两个符号位中的低位,但两个符号位中的高位不会受到影响;因此,变形补码两个符号位中的高位总能表示数的正确符号。变形补码检测“溢出”的方法:设[x+y]补用变形补码一般表示为[x+y]补=snsn-1sn-2…s1s0则有⑶按补码相加时最高有效数字位产生的进位与符号位产生的进位之间的关系检测“溢出”。设最高有效数字位产生的进位为CMSB,符

7、号位产生的进位为CS,则有以上三种检测方式对应的检测电路如下图所示3.1.2行波进位补码加法/减法器由于补码减法可以转换成补码加法进行,因此,补码加法/减法器的主体是加法器。构成加法器的主要器件是全加器;一个全加器是实现带进位的1位加法的器件。根据二进制加法运算的特点,有将多个全加器按进位相联的方式级联起来,即可构造一个单纯的多位补码加法器。对减法,由于[A]补-[B]补=[A]补+[-B]补,且因此,可以在做减法时,先

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。