数电第04章组合逻辑电路的分析(康华光

数电第04章组合逻辑电路的分析(康华光

ID:42905071

大小:1.59 MB

页数:62页

时间:2019-09-25

数电第04章组合逻辑电路的分析(康华光_第1页
数电第04章组合逻辑电路的分析(康华光_第2页
数电第04章组合逻辑电路的分析(康华光_第3页
数电第04章组合逻辑电路的分析(康华光_第4页
数电第04章组合逻辑电路的分析(康华光_第5页
资源描述:

《数电第04章组合逻辑电路的分析(康华光》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第四章组合逻辑电路(2)重点:1.会分析和设计简单的组合逻辑电路;2.理解加法器、编码器、译码器、数据选择器等常用逻辑部件的工作原理和逻辑功能;3.掌握加法器、编码器、译码器、数据选择器等各种常用逻辑部件的数字集成电路的使用方法。1二、译码器1.译码器的概念译码——是编码的反过程,将二进制码重新译成某种信号并输出。译码器——具有译码功能的逻辑电路。2n个输出n位输入译码器输入二进制代码输出高低电平信号2.译码器的分类(1)二进制译码器(2~4线译码,3~8线译码,4~16线译码)(2)二~十进制译码器23、二线~四线译码器的设计将2位二

2、进制码译成对应的4个输出信号,步骤如下:(1)确定输出信号(端)的个数m(m=2n)2位二进制码n=2,22=4,需要4个输出信号(端)来区别。(2)列译码表(真值表)设:A1A0为2位二进制码输入端;Y0~Y3为4个信号输出端。01110001011100110101001E11Y201Y3111111××Y0Y1A0A1“-”代表低电平有效同理推出:(3)列写逻辑式并化简使能端:输入0时译码3(4)据逻辑式画逻辑图111EA1A0&&&A0A1E&74139A1A04(5)双2~4线集成电路译码器74HC139①74HC139逻辑图

3、GND1Y31Y21Y11Y01A11A01E876543212Y22Y32Y12Y02A12A02E+UCC10916151413121174HC139Y0Y1Y2Y3EA0A111111&&&&②74x139的引脚图输入输出使能端一片74HC139中含两个2-4线译码器5③74HC139的逻辑符号④74HC139的真值表(低电平有效)01110001011100110101001E11Y201Y3111111××Y0Y1A0A174139A1A0使能端E:译码器在E=0时工作,E=1时不工作。⑤74HC139的逻辑表达式输入输出使能

4、6用2-4线译码器74HC139产生一组多输出函数。解:参考上页的逻辑式:可知:当⑥74HC139译码器的应用例17接线图Z2Z1A1A0A1A0&&84、3~8线集成电路译码器74HC138——3~8线译码器的设计过程与2~4线完全相同。(1)74HC138逻辑图——P146图4.4.9(a)(2)74HC138的引脚图A0A1A2E1E2E3Y7GND8765432110916151413121174HC138VCCY0Y1Y2Y3Y4Y5Y6(3)74HC138的逻辑符号74HC138E3E2E1A2A1A0Y0Y1Y2Y3Y4Y

5、5Y6Y7输入输出使能9(4)74HC138的真值表(低电平有效)×1×××10××100100100100100100100100E3E2E1输出输入1111111111111111111111110111111110111111110111111110111111110111111110111111110111111110×××××××××000001010011100101110111Y0Y1Y2Y3Y4Y5Y6Y7A2A1A0返回数据分配器(5)74HC138的逻辑表达式10(5)74HC138的逻辑表达式返回数据分配器11用3

6、/8线译码器74HC138实现如下逻辑函数:F=AB+BC+CA怎么做?(6)74HC138译码器的应用——实现组合逻辑函数例1解:1ABC——E1=0,E2=0,E3=1A接到A2端,B接到A1端,C接到A0端74138E3E2E1A2A1A0Y0Y1Y2Y3Y4Y5Y6Y774138输出变成……——Y0~Y7=各自输入最小项的非12本例中:F=AB+BC+CA在前述接法下&F74138E3E2E1A2A1A0Y0Y1Y2Y3Y4Y5Y6Y71ABC接线图:13已知某组合逻辑电路的真值表,试用译码器74138和门电路设计该逻辑电路。解

7、:AA2端,BA1端,CA0端输出输入001100101010101010011100000001010011100101110111LFGABC例2——E1=0,E2=0,E3=114用一片74138加三个与非门就可实现该组合逻辑电路。可见,用译码器实现多输出逻辑函数时,优点更明显。E3E2E1接线图:15用两片74138扩展为4线—16线译码器例3译码器的扩展E3E2E1E3E2E1165、二~十进制集成译码器74HC42——将4位8421BCD码译成对应的10个输出信号。(1)74HC42的逻辑图17(2)74HC42的真值

8、表(低电平有效)输出BCD输入0111111111101111111111011111111110111111111101111111111011111111110111111111101111111111

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。