IC工艺技术10-CMOS集成电路工艺技术

《IC工艺技术10-CMOS集成电路工艺技术》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、集成电路工艺技术讲座第十讲CMOS集成电路工艺技术内容（一）CMOS工艺概述（二）2umP阱硅栅CMOSIC工艺流程（三）先进CMOSIC工艺（四）BiCMOS（五）功率MOSFET（六）BCD（一）CMOS工艺概述MOSFET的开启电压CMOS倒相器CMOS结构中的阱LOCOS技术MOSFET基本方程VDPn+n+Qn(y)=-[Vg-V(y)-2]Co+2qNa[2+V(y)]dV=IDdR=IDdy/ZQn(y)ID=Z/LCo{(VG-2-VD/2)VD-2/32qNa/Co[(VD+2B)2/3-(2B

2、)2/3]}QnVG线性区和饱和区VD很小时VD<<(VG-Vt）ID＝（Z/L）Co{(VG-Vt）VD其中Vt=2qNa（2B）/Co＋2BVD增加到夹断点时IDsat＝（Z/2L）Co{(VG-Vt）2MOSFET种类N沟道增强型1N沟道耗尽型2P沟道增强型3P沟道耗尽型4IdVg0+－1234阈值电压控制Vt＝VFB＋2B＋2qNa（2B＋VBS）/Co衬底或沟道区掺杂栅极材料氧化层电荷（钠离子沾污）氧化层厚度衬底偏压阈值电压控制Dox=50A场区寄生MOSFET的开启电压FOXn+PolySinwellC

3、MOS倒相器基本结构CMOS结构中的阱阱的掺杂浓度比衬底高几个数量级，所以衬底浓度不确定性不影响阱浓度。三类阱：P阱，N阱，双阱阱浓度决定源漏穿通阱深度XjwXjs+W1+W2XjsW1W2XjwCMOS结构中的阱LOCOS技术SiNSisubPRPPSiO2SiO2LOCOS技术基底氧化1050℃500±50ALPCVD氮化硅1400±100A有源区光刻氮化硅干法刻蚀去除基底氧化层P阱场区注入BF2+40Kev4E13cm-2场氧化950℃，9小时wetO2+10分O210500±500A.漂SiON.去除氮化硅.漂基底氧化层LOC

4、OS鸟嘴CMOS工艺要求更高清洁度高集成度要求微小漏电流特别要控制重金属杂质含量开启电压要求严格控制特别要控制碱金属离子沾污（二）2umP阱硅栅CMOSIC工艺流程2umP阱CMOSSPECVtn0,750.15VVtp-0,750.15VBVds>12VR(p-well)2.5k/sqIds<1nAVtfn>17vVtfp>24VCMOSIC工艺流程(1)形成P阱1180C8.5hrXjw=7umPwellNsub(100)2-4ohm-cmB+70keV1.2E13/cm2CMOSIC工艺流程(2)LOCOSPwellNsu

5、bB+40keV4E13/cm2CMOSIC工艺流程(3)栅氧化450APwellNsubCMOSIC工艺流程(4)PolySi淀积LPCVD4500A掺磷10/sqPwellNsubPolySiCMOSIC工艺流程(5)光刻PolySi控制CDPwellNsubCMOSIC工艺流程(6)P-ch光刻，注入PwellNsubPRB+B+40keV2E15CMOSIC工艺流程(7)N-ch光刻，注入PwellNsubPRAs+As+80keV5E15S/DAnnealing900C30minCMOSIC工艺流程(8)CVD2000AS

6、iO2+7000ABPSGPwellNsubCMOSIC工艺流程(9)接触孔PwellNsubCMOSIC工艺流程(10)金属连线AlSi1umPwellNsub（三）先进CMOSIC工艺先进CMOSIC工艺沟槽隔离技术热电子效应和漏极工程沟道区掺杂栅极技术源漏浅结技术和硅化物抑制Latchup效应沟槽隔离技术(1)SiO2SiNSiO2Si1.2um5um沟槽隔离技术(2)PolySi热电子效应和漏极工程(1)VdsVgsN+N+e*e+e+he*+e+he**EmaxIsub热电子效应和漏极工程(2)最大电场Emax＝(Vds-V

7、sat)/IL=0.5um，tox＝125Axj＝0.2umVt=0.7VVds=5VEmax＝3.6x105V/cmVds=3VEmax＝2.3x105V/cm热电子效应和漏极工程(3)(DDD)Gaten+n+n-n-p-sub热电子效应和漏极工程(4)(LDD)VdsVgsn+n-ELDD工艺流程(1)LDD工艺流程(2)LDD工艺流程(3)MOSFET模拟－杂质分布短沟道效应和沟道区掺杂PolySi硅化物PocketHalon-n+Vtadjust栅极技术源漏浅结技术和硅化物(1)源漏浅结技术和硅化物(2)源漏浅结技术和硅

8、化物(3)Latchup效应避免Latchup效应的对策verhor<1=DBNELE/DENBW增加基区宽度（即NMOS与PMOS间距，阱的深度）增加基区掺杂（即增加衬底和阱的浓度）逆向阱低阻衬底高阻外延深槽隔离